[发明专利]用于提高包括半导体材料的结构的质量的方法

说明书

技术领域

本发明涉及半导体结构的制造，特别涉及包括III-氮化物材料的高晶体质量结构的外延生长。本发明的实施例包括用于提高半导体结构的晶体质量的方法以及利用这些方法所制造的结构。

背景技术

半导体材料的质量会显著影响由所述材料制成的固态器件的性能。当半导体材料具有不理想的晶体缺陷(例如位错)密度时，固态器件的使用寿命和工作特性可能会劣化。这种问题阻碍了包括氮化镓(GaN)、其他的III族氮化物(例如AlN、InN、GaInN)和其他的混合氮化物(在本文中被称为“III-氮化物”)还有某些III-V族化合物在内的半导体的发展；以及一般而言某些其他的复合材料(例如IV、II-VI材料)的发展。对其中许多的材料而言，合适的商业用途的生长衬底具有有限的供应和不良的晶体质量。合适的衬底严格匹配将要生长的靶材料的晶体特性；如果这些特性没有严格匹配，则所得到的材料通常具有无法接受的位错密度。

具体而言，在GaN的情况下，可以通过生长衬底的预处理来提高晶体质量，例如通过氮化和其他化学改性(chemical modification)；通过生长诸如AlN或GaN的其他III氮化物的薄的低温缓冲层，通过热退火等等。诸如外延横向过生长(epitaxial lateral overgrowth)(ELO)及其变形(PENDEO、FIELO等等)的方法已被证明能够成功降低位错密度。但是，这些常用的方法经常使用光刻制得的掩蔽元件，所述掩蔽元件常常产生具有非均匀的表面位错分布的材料，这在许多应用中是不合需要的。一些可选的用于产生均质的表面位错密度的位错减少方法使用原位(或非原位)沉积方法来阻碍位错的发展，在有些情况下还添加刻蚀剂以增加表面位错尺寸。这种阻碍方法的示例包括美国专利公布US2007/0259504、Tanaka等人的日本期刊Applied Physics 39 L831 2000和Zang等人的期刊Applied Physics 101 093502 2007。另一些可选的位错减少方法旨在通过如下方式限制位错向生长层中传播：在GaN层的生长的中间阶段通过刻蚀来增强GaN层的表面处存在的缺陷，然后用GaN不容易在其上成核的掩蔽材料堵住增强的表面缺陷，之后继续GaN生长。这种方法的示例包括2008年5月14日申请的美国临时专利申请61/127,720，该案的全文以引用的方式并入本文。

希望有更加优质的III-氮化物的层和晶体。尽管现有技术中存在适用于此的工艺，并且能够在某种程度上降低III-氮化物材料中的位错密度，但仍希望有能够进一步减少位错和提高分布均匀性的方法。

发明内容

本发明提供用于制造半导体结构、特别是制造包括III-氮化物材料的半导体结构的系统和方法。与现有技术相比，本发明的方法可以制造具有改善的晶体质量的半导体层，例如具有更少的位错的半导体层。本发明还提供通过这些方法制造的半导体结构。

一般而言，本发明的方法通过利用质量较差的起始层(或者“衬底”、“初始”层或“下方”层等等)中普遍存在的某些类型的位错来制造质量更好的跟随半导体层(或“最终”层或“上覆”层或“过生长”层等等)。

已发现，在一定程度上，起始表面或下方表面中的位错的表面范围越大，最终从这种起始表面或下方表面制造的跟随层的质量越好。认为(但不局限于此)这种出人意料的结果是由多种因素的相互作用所造成的。

首先，可以以这样的方式封闭并终止下方半导体表面中的位错并且可以以这样的方式生长最终层：终止的位错不传播到最终层中。于是，由于下方表面中已被成功封闭和终止的那些位错不再出现在最终层中，因此最终层具有比下方表面更少的位错。其次，已发现可以增强下方表面中的位错处自然产生的常见的表面凹陷(例如坑状结构)，例如可以使其在表面横截面中变得更大(例如横向尺寸和深度都变大)，从而当与增强程度较低的位错相比时，其可以是更加有效终止的关联位错。最后，据发现，促进两个或更多个增强的位错相交的条件进一步增强关联位错的终止，因此既提高了位错终止效率又提高了位错减少效率。因此，从具有增强和封闭的位错的下方表面生长的最终层则可以具有比下方层更少的位错。

简而言之，由适当的半导体材料的下方表面开始，本发明的方法通过包括增强在下方表面处的选定位错处自然产生的常见的表面凹陷的步骤来制造更加优质的跟随层。之后，后续过程生长具有很少或者不具有由下方表面中的增强的位错所引起的位错的跟随层。