[发明专利]多晶体管存储单元

权利要求书

1.一种设置在半导体衬底(1)上的多晶体管存储单元，包括：

-存取晶体管(5)和存储晶体管(6)；

-所述存取晶体管(5)包括存取沟道区(14)、第一注入和第二注入、第一扩散注入和第二扩散注入以及存取栅极(22)，其中：

-所述存取沟道区(14)设置在第一注入和第二注入的中间；

-所述第一注入和第二注入设置在第一扩散注入和第二扩散注入的中间；

-所述存取栅极(22)设置在存取沟道区(14)的上方；

-所述存储晶体管(6)包括存储沟道区(23)、第三注入和第四注入、第三扩散注入和第四扩散注入、存储栅极堆叠(7)和存储栅极(21)，其中：

-所述存储沟道区(23)设置在所述第三注入和第四注入的中间；

-所述第三注入和第四注入设置在第三扩散注入和第四扩散注入的中间；

-所述存储栅极堆叠(7)设置在存储沟道区(23)的上方，以及

-所述存储栅极(21)设置在存储栅极堆叠(7)的上方。

2.根据权利要求1所述的多晶体管存储单元，其中所述存储栅极堆叠(7)包括底部电介质层(8)、电荷俘获层(9)、顶部电介质层(10)、金属层(11)和多晶硅层(12)，并且其中所述电荷俘获层(9)设置在所述底部电介质层(8)的上方，所述顶部电介质层(10)设置在电荷俘获层(9)的上方，所述金属层(11)设置在所述顶部电介质层(10)的上方，以及所述多晶硅层(12)设置在所述金属层(11)的上方。

3.根据权利要求1或2所述的多晶体管存储单元，其中所述存取晶体管(5)是增强结型场效应晶体管。

4.根据权利要求1至3中任一项所述的多晶体管存储单元，其中所述存取沟道区(14)和/或所述存储沟道区(23)是浅n型导电注入。

5.根据权利要求1至4中任一项所述的多晶体管存储单元，其中所述存取栅极(22)和/或所述存储栅极(21)是p⁺型导电外延硅层(15)或者p⁺型导电多晶硅层。

6.根据权利要求1至5中任一项所述的多晶体管存储单元，其中所述半导体衬底(1)包括闪存p阱型导电硅层(3)和n阱型导电硅层(2)，其中所述闪存p阱型导电硅层(3)设置在n阱型导电硅层(2)的上方。

7.根据权利要求1至6中任一项所述的多晶体管存储单元，其中第一注入和/或第二注入和/或第三注入和/或第四注入是低掺杂或中度掺杂漏极注入(18)，和/或第一扩散注入和/或第二扩散注入和/或第三扩散注入和/或第四扩散注入是高掺杂漏极或源极注入(20)。

8.根据权利要求1至7中任一项所述的多晶体管存储单元，其中所述存取栅极(22)和/或所述存储栅极堆叠(7)以及所述存储栅极(21)具有两个相对的侧面，每一个侧面基本上垂直于半导体衬底(1)延伸，并且其中间隔物(19)分别与所述存取栅极(22)和/或所述存储栅极堆叠(7)以及所述存储栅极(21)的每个相对的侧面相关联。