[发明专利]使用字线耦合的用于存储器的多趟次编程

说明书

技术领域

本发明涉及非易失性存储器。

背景技术

半导体存储器由于用于各种电子器件中而变得日益流行。例如，非易失性半导体存储器用在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其它设备中。电可擦除可编程只读存储器(EEPROM)和闪速存储器是其中最流行的非易失性半导体存储器。与传统的完全特征化的EEPROM不同，对于闪速存储器(其也是一类EEPROM)，能够在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。

传统EEPROM和闪速存储器二者皆利用了位于半导体衬底中的沟道区域之上并与之隔离的浮置栅极。浮置栅极位于源区与漏区之间。控制栅极设在浮置栅极之上且与之隔离。因此形成的晶体管的阈值电压(V_TH)受浮置栅极上保持的电荷量控制。也就是说，在晶体管被导通以允许其源极与漏极之间传导之前必须施加到控制栅极的电压的最小量受浮置栅极上的电荷水平控制。

一些EEPROM和闪速存储器器件具有用于存储两个电荷范围的浮置栅极，因此，存储器元件可以在两个状态(例如被擦除状态和被编程状态)之间被进行编程/擦除。因为每一存储器元件能够存储一比特数据，所以这样的闪速存储器器件有时被称为二进制闪速存储器器件。

通过标识多个不同的被允许的/有效编程的阈值电压范围，可实现多状态(也称为多电平)闪速存储器器件。每一不同的阈值电压范围与关于存储器器件中编码的数据比特集合的预定值对应。例如，当每个存储器元件能够被置于与四个不同阈值电压范围对应的四个离散电荷带之一时，该存储器元件能够存储两个数据比特。

通常，在编程操作期间施加到控制栅极的编程电压V_PGM被施加作为随着时间而幅度增加的脉冲序列。在一种可能的方法中，各脉冲的幅度随着每一后续脉冲而增加预定步长大小，例如0.2-0.4V。V_PGM可被施加到闪速存储器元件的控制栅极。在编程脉冲之间的时段中，可执行验证操作。也就是说，在连续的编程脉冲之间读取被并行编程的元件组中的每一元件的编程电平，以确定该编程电平是否等于或大于该元件被编程到的验证电平。对于多状态闪速存储器元件的阵列，可对于元件的每一状态执行验证步骤，以确定该元件是否已到达其与数据关联的验证电平。例如，能够以四个状态存储数据的多状态存储器元件可能需要关于三个比较点执行验证操作。

此外，当对EEPROM或闪速存储器器件(例如NAND串中的NAND闪速存储器器件)编程时，通常，V_PGM被施加到控制栅极且比特线接地，导致来自单元或存储器元件(例如存储元件)的沟道的电子被注入浮置栅极。当电子在浮置栅极中累积时，浮置栅极变为负向充电，并且存储器元件的阈值电压提升，从而存储器元件被看作处于被编程状态。

仍成问题的一个事项是编程精度。编程处理需要精确，从而能够以高保真度读回数据。例如，将阈值电压范围靠近在一起的多电平器件为误差留下很少空间。许多变量，包括产生电容耦合的其它未被选择的存储元件的被编程数据状态，可导致对选择的存储元件编程时不精确。相应地，需要改善编程精度的技术。

发明内容

本发明通过提供一种用于通过在多趟次编程处理(multi-pass programming process)期间补偿电容耦合以改进非易失性存储中的编程精度的方法，解决上述及其它问题。

在一个实施例中，一种用于操作非易失性存储的方法包括：对串联存储元件的集合中的特定存储元件执行编程和验证操作，以将该特定存储元件的阈值电压提升到第一验证电平，并且在该验证操作期间，将第一趟次电压(pass voltage)施加到所述串联存储元件的集合中的特定存储元件的相邻存储元件。该方法还包括：随后，对所述相邻存储元件执行编程和验证操作，以提升所述相邻存储元件的阈值电压。该方法还包括：随后，对所述特定存储元件执行进一步的编程和验证操作，以将所述特定存储元件的阈值电压提升到所述第一验证电平之上的第二验证电平，在所述进一步的验证操作期间，将与所述第一趟次电压不同的第二趟次电压施加到所述相邻存储元件。