[发明专利]低功率异步计数器及方法

权利要求书

1.一种用于产生输入信号的已历经循环的数目的数字表示的方法，所述方法包含：

在所述输入信号的触发事件时对第一D信号进行取样以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；

在所述第一互补Q信号的触发事件时对第二D信号进行取样以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；

在参考信号的触发事件时对所述第一Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；以及

在所述参考信号的第一延迟版本的触发事件时对所述第二Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位。

2.根据权利要求1所述的方法，其进一步包含，对于所述输入信号的循环的所述数目的所述数字表示中的多个位：

在第(n-1)互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及

在所述参考信号的第(n-1)延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述已历经数目的所述数字表示的第n位；

其中n为对所述输入信号的循环的所述已历经数目的所述数字表示中的所述位的索引，且n大于或等于3。

3.根据权利要求1所述的方法，每一信号的所述触发事件为所述信号的上升沿。

4.根据权利要求1所述的方法，所述输入信号为数字锁相环路中的数字控制振荡器(DCO)的输出信号，已历经循环的所述数目表示所述DC0输出信号的累加相位的整数部分。

5.根据权利要求1所述的方法，所述参考信号的所述第一延迟版本相对于所述参考信号延迟一固定延迟。

6.根据权利要求1所述的方法，其进一步包含：

在所述参考信号的触发事件时对静态逻辑信号进行取样以产生第一延迟Q信号；

将所述第一延迟Q信号延迟第一预定延迟以产生所述参考信号的所述第一延迟版本；以及

在所述第一延迟Q信号的延迟版本的触发事件时复位所述第一延迟Q信号。

7.根据权利要求6所述的方法，所述静态逻辑信号为逻辑“高”。

8.根据权利要求6所述的方法，其进一步包含，对于所述输入信号的循环的所述数目的所述数字表示中的多个位，重复以下步骤：

在第(n-1)互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及

在所述参考信号的第(n-1)延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述数目的所述数字表示的第n位；

其中n为对所述输入信号的循环的所述数目的所述数字表示中的所述位的索引，且n大于或等于3；所述方法进一步包含：

在第(n-1)延迟Q信号的触发事件时取样静态逻辑信号以产生第n延迟Q信号；

将所述第n延迟Q信号延迟第n预定延迟以产生所述参考信号的所述第n延迟版本；以及

在所述第n延迟Q信号的延迟版本的触发事件时复位所述第n延迟Q信号。

9.一种用于产生输入信号的已历经循环的数目的数字表示的设备，所述设备包含：

第一信号取样器，其经配置以在所述输入信号的触发事件时对第一D信号进行取样以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；

第二信号取样器，其经配置以在所述第一互补Q信号的触发事件时对第二D信号进行取样以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；

第一辅助信号取样器，其经配置以在参考信号的触发事件时对所述第一Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；以及

第二辅助信号取样器，其经配置以在所述参考信号的第一延迟版本的触发事件时对所述第二Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位。

10.根据权利要求9所述的设备，每一信号取样器包含一D-Q触发器。

11.根据权利要求9所述的设备，每一信号的所述触发事件为所述信号的上升沿。