[发明专利]用单个处理支持高性能逻辑和模拟电路的处理/设计方法

说明书

背景技术

互补金属氧化物半导体技术的当前趋势经常在牺牲模拟电路性能下得到改善的数字电路性能。当设计使用基于逻辑的先进工艺制造的混合信号产品时，设计高性能模拟电路的难度很明显。现有的针对数字应用而优化的晶体管使用超光晕(或者口袋)植入体控制短沟道效应。使用超光晕植入体的一些效果是增加晶体管阈值电压失配，以及增加输出电导，这两者都降低模拟电路性能。另外，多种高性能模拟电路，诸如基于级联电荷泵和电流反射镜，要求非常低的阈值电压以得到适当的性能。随着CMOS技术继续进步，光晕杂质期望增加，进一步加剧保持可用的模拟电路的难度。

在很大程度上，模拟电路性能降低由先进CMOS技术中的晶体管阈值电压失配和高输出电导造成。晶体管的栅极用被漏极控制的沟道电荷的仅仅相对微小部分控制沟道电荷。晶体管的阈值电压主要由沟道电荷的栅极控制部分确定。当晶体管的漏极掺杂相对于沟道的掺杂很高时，被漏极控制的沟道电荷变得更显著。另外，阱的随机掺杂扰动将影响漏极耗尽区域，这在轻掺杂沟道是更显著的效应。当前的CMOS技术中的高输出电导是口袋和沟道掺杂的掺杂程度的大差异的结果。口袋植入体掺杂程度和沟道掺杂程度之间的相对掺杂的大的失衡导致输出电导的减小，特别对长沟道器件。相比于具有更低掺杂程度的晶体管区域，在具有口袋掺杂程度的晶体管区域，相对于沟道掺杂程度高口袋植入体掺杂程度造成在更低的漏极偏置下漏极电流的饱和。

结果，需要解决现有技术的问题以提供改进混合信号工艺中模拟电路性能的方法和设备。

发明内容

广泛地说，本发明通过提供在混合信号CMOS处理上支持高性能模拟电路的方法和设备满足这些需要。应立即本发明可以以各种方式实现，包括方法、系统、或者器件。本发明的多个发明实施方式在下面描述。

根据本发明的一个方面，提供一种增加模拟电路的栅极过驱动余量的方法。由NMOS和PMOS晶体管组成的电路被定义。NMOS晶体管的主体端子被耦合到第一电压源，并且PMOS晶体管的主体端子被耦合到第二电压源。通过向每个所选择的NMOS晶体管的主体端子提供第一电压源和向每个所选择的PMOS晶体管的主体端子提供第二电压源，电路中的晶体管被选择性地偏置。在一个实施方式中，第一电压源和第二电压源可修改以向晶体管的主体端子提供正向和反向偏置。另外，当电路不被需要时，通过应用反向偏置电路可以被停用。在另一实施方式中，使用正向偏置，晶体管阈值第一失配被补偿。在又一实施方式中，每个晶体管的沟道被掺杂退化阱掺杂。

根据本发明的另一方面，提供一种用于降低输出电导的电路。包括NMOS和PMOS晶体管的多个晶体管的电路被定义。第一电压源被选择性地耦合到NMOS晶体管的集合的每个的主体端子，并且第二电压源被选择性地耦合到PMOS晶体管的集合的每个的主体端子。第一电压源和第二电压源可修改以提供正向或者反向偏置。在一个实施方式中，电路具有可修改的电压源逻辑以从NMOS晶体管和PMOS晶体管的集合选择晶体管以分别施加第一电压源和第二电压源到所选择的晶体管的主体端子。电压源逻辑还能够修改第一电压源和第二电压源的电压电平。在另一实施方式中，电路中的多个晶体管的每个的沟道具有掺杂退化阱。

从以下通过示例例示本发明的原理的详细描述，结合所附的附图本发明的其它方面和优点将变得明显。

附图说明

本发明以及其它优点将参照以下描述和所附的附图得到最好的理解，其中：

图1例示根据本发明的一个实施方式的配置为接受NMOS晶体管和PMOS晶体管的主体端子上的可修改电压的示意修改级联电路；

图2例示根据本发明的一个实施方式的与电压源逻辑集成的图1的修改的级联电路；

图3是例示根据本发明的一个实施方式的增加模拟电路的栅极过驱动余量的操作方法的流程图；

图4例示根据本发明的一个实施方式的设计为通过使用正向偏置降低失配的晶体管的截面图；以及

图5是例示根据本发明的一个实施方式的作为沟道长度的函数的示意模拟晶体管阈值电压值的图。

具体实施方式

以下实施方式支持混合信号CMOS工艺中高性能模拟电路的描述设备和方法。然而对本领域技术人员明显地，本发明可以被实施而不用一些或者全部具体细节。在其他示例中，已知的工艺操作没有被详细描述以免不必要地妨碍本发明。