[发明专利]用单个处理支持高性能逻辑和模拟电路的处理/设计方法

权利要求书

1.一种增加模拟电路的栅极过驱动余量的方法，包括：

从多个晶体管定义电路，所述多个晶体管由NMOS晶体管的集合和PMOS晶体管的集合组成；

将所述NMOS晶体管的集合耦合到第一电压源；

将所述PMOS晶体管的集合耦合到第二电压源；以及

通过施加所述第一电压源到所选择的每个所述NMOS晶体管的主体端子选择性地偏置所述NMOS晶体管的集合并且通过施加所述第二电压源到所选择的每个所述PMOS晶体管的主体端子选择性地偏置所述PMOS晶体管的集合。

2.根据权利要求1所述的方法，还包括：

从所述第一电压源和所述第二电压源向所述多个晶体管提供电压，并且所提供的电压正向偏置主体-源极结。

3.根据权利要求1所述的方法，还包括：

用均匀掺杂的退化阱掺杂所述多个晶体管的每个的沟道，以及接近所述多个晶体管的每个的源极和漏极植入口袋植入体，所述口袋植入体具有比相应的所述晶体管的沟道更高的掺杂程度。

4.根据权利要求1所述的方法，还包括：

选择所述NMOS晶体管中的一部分和所述PMOS晶体管中的一部分，所述NMOS晶体管的每个部分接收对主体端子的第一电压源，并且PMOS晶体管的每个部分接收对主体端子的第二电压源。

5.根据权利要求1所述的方法，其中

所述第一电压源可被修改以向每个所选择的所述NMOS晶体管的集合的主体端子提供正向偏置和反向偏置，并且所述第二电压源可以被修改以向每个所选择的所述PMOS晶体管的集合的主体端子提供正向偏置和反向偏置。

6.根据权利要求1所述的方法，还包括：

使用所述第一电压源正向偏置所述NMOS晶体管的集合的第一子集的每个的主体端子以匹配所述NMOS晶体管的第二子集的阈值电压。

7.根据权利要求1所述的方法，还包括：

使用所述第二电压源正向偏置所述PMOS晶体管的集合的第一子集的每个的主体端子以匹配所述PMOS晶体管的第二子集的阈值电压。

8.根据权利要求5所述的方法，其中所述模拟电路是混合信号集成电路的一部分并且其中所述第一电压源和所述第二电压源可被修改以通过向所述多个晶体管的每个的主体端子提供反向偏置停用所述电路。

9.一种用于降低晶体管失配和增加栅极过驱动余量的电路，所述电路被以下处理操作，包括：

合并NMOS的集合和PMOS的集合以形成电路；

将第一电压源连接到所述NMOS的集合；

将第二电压源连接到所述NMOS的集合；以及

通过提供所述第一电压源到每个所述NMOS晶体管的主体端子选择性地对所述NMOS晶体管的集合供电和通过提供所述第一电压源到每个所述PMOS晶体管的主体端子选择性地对所述PMOS晶体管的集合供电。

10.根据权利要求9所述的电路，还包括：

从所述第一电压源和所述第二电压源向所述多个晶体管提供电压，并且所提供的电压正向偏置主体-源极结。

11.根据权利要求9所述的电路，还包括：

选择所述NMOS晶体管中的一部分和所述PMOS晶体管中的一部分，所述NMOS晶体管的每个部分接收对主体端子的所述第一电压源，并且所述PMOS晶体管的每个部分接收对主体端子的所述第二电压源。

12.根据权利要求9所述的电路，其中所述第一电压源可被修改以向每个所选择的所述NMOS晶体管的集合的主体端子提供正向和反向偏置，并且所述第二电压源可以被修改以向每个所选择的所述PMOS晶体管的集合的主体端子提供正向和反向偏置。

13.根据权利要求9所述的电路，还包括：

使用所述第一电压源正向偏置所述NMOS晶体管的集合的第一子集的每个的主体端子以匹配所述NMOS晶体管的第二子集的阈值电压。

14.根据权利要求9所述的电路，还包括：

使用所述第二电压源正向偏置所述PMOS晶体管的集合的第一子集的每个的主体端子以匹配所述PMOS晶体管的第二子集的阈值电压。