[发明专利]半导体干式工艺后的残渣除去液和使用该除去液的残渣除去方法

说明书

技术领域

本发明涉及用于除去在半导体器件的制造工序中的干蚀刻和/或灰化(ashing)时形成的残渣的药液、使用该药液除去这些残渣的方法和使用该药液除去这些残渣的半导体器件的制造方法。特别涉及在Cu/Low-k多层配线结构的制造中使用的残渣除去液。

背景技术

一直以来，作为配线材料使用Al或Al合金等、作为层间绝缘膜使用SiO₂膜的Al/SiO₂多层配线结构的半导体器件作为核心制作。近年来，为了减少伴随半导体器件的微细化而引起的配线延迟(interconnect delay)，大多制作使用电阻低的配线材料Cu和配线间容量小的层间绝缘膜Low-k膜(低介电常数膜)的Cu/Low-k多层配线结构的半导体器件。

在Cu/Low-k多层配线结构中，采用称为嵌入(damascene，大马士革)的方法进行加工。在该加工方法中，在层间绝缘膜基板上加工沟(trench)和孔(via hole)，在该加工部分中埋入Cu等配线材料，形成配线结构。

并且，在称为双嵌入(dual damascene)的方法中，在由Low-k膜等形成的层间绝缘膜基板上连续形成用于配线的沟和导通孔，之后，埋入Cu等配线材料。为了形成双嵌入结构，有在先形成导通孔后形成用于配线的沟的先钻孔工艺(via-first process)、以相反顺序先形成用于配线的沟后形成导通孔的先沟槽工艺(trench-first process)，此外还有先中间工艺(middle-first process)、双硬掩模工艺(dual hard maskprocess)等。

例如，在先钻孔等工艺中，通过干蚀刻在层间绝缘膜基板上形成导通孔后，将埋入剂埋入并平坦化，在此进行用于形成沟的平版印刷术，并进行干蚀刻。之后，通过灰化等从形成有沟或导通孔的该基板除去不需要的抗蚀剂和埋入剂。

但是，即使经过该工艺，在基板上仍然残留有不能完全除去的废物(以下将这些称为“干式工艺后的残渣”)。

另外，由于干蚀刻、灰化等使用等离子体的干式工艺，配线材料Cu和层间绝缘膜Low-k膜受到损伤。并且，在该基板由于工艺间的移动等暴露在大气中时，会在Cu金属配线的表面形成Cu氧化膜。

在嵌入结构的沟和导通孔中埋入阻挡金属(barrier metal)TaN或配线材料Cu等金属时，如果存在干式工艺后的残渣或Cu氧化膜等，就会导致半导体器件不良。因此，通常使用聚合物剥离液除去这些残渣。另外，由于受到损伤的Low-k膜在结构上比原来弱，所以，容易被药液等蚀刻，容易引起图案尺寸变化。因此，在除去这些残渣时，必须不由药液腐蚀Cu且抑制Low-k膜的蚀刻。

如果利用现在市售的现有的聚合物剥离液或蚀刻液除去这些干式工艺后的残渣和Cu氧化膜，就会出现加工方面的问题。例如，使用以水稀释的盐酸或氢氟酸虽然能够除去残渣，但因为解离的H⁺多，Cu容易腐蚀。并且，在由于干蚀刻而受到损伤的层间绝缘膜(特别是多孔Low-k层间绝缘膜)的情况下，被蚀刻导致表面状态变性，不能进行如设计尺寸的加工。

另外，由于器件结构的微细化和Low-k膜种类的差异等，干式工艺的多样化进展。例如，不仅采用使用了现有的抗蚀剂掩模的干蚀刻和使用了氧等离子体的灰化，还采用利用硬掩模的干蚀刻和使用了He/H₂等离子体的灰化等的干式工艺。在这样的变化中，希望不对Cu和Low-k膜造成损伤、选择性地除去干式工艺后的残渣和Cu氧化膜。

但是，在大多情况下Low-k膜由于干式工艺而受到损伤，所以，一旦用聚合物剥离液进行洗净，就会被蚀刻，容易引起图案尺寸变化。并且，半导体器件的洗净装置从批量式装置向单片式装置变化。因此，在使用现有的剥离液的方法中，难以在短时间内完全除去牢固地附着在Cu/Low-k结构中的干式工艺后的残渣。另外，虽然没有观察到由于洗净引起的Cu整体的腐蚀，但是如果仔细观察，大多会沿着Cu表面的晶界产生龟裂或出现Cu表面粗糙。这样微小的Cu表面的龟裂或Cu表面粗糙很可能对器件性能造成不良影响。并且，由于洗净工艺后经过处理的晶片被暴露在大气中，有时Cu氧化膜生长也会成为器件出现问题的原因。

在Cu/Low-k多层配线结构的形成中，在使用盐酸或氢氟酸等现有的药液时，难以抑制Cu的腐蚀和Low-k膜的蚀刻，并且难以选择性地除去干式工艺后的残渣和Cu氧化膜。