[发明专利]具有矩形底部电极板的STT-MRAM位单元无效
申请号: | 200980131352.8 | 申请日: | 2009-08-24 |
公开(公告)号: | CN102119423A | 公开(公告)日: | 2011-07-06 |
发明(设计)人: | 威廉·夏 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G11C11/16 | 分类号: | G11C11/16;H01L27/22;H01L43/08;H01L43/12 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 矩形 底部 极板 stt mram 单元 | ||
技术领域
本发明的示范性实施例针对磁阻随机存取存储器(MRAM)位单元的结构设计。更特定来说,本发明的实施例涉及具有矩形底部电极(BE)板的自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元的结构设计,且其中底部电极(BE)板、有源层和M1到M6金属层具有大体上相同的宽度。
背景技术
磁阻随机存取存储器(MRAM)为使用磁性元件的非易失性存储器技术。举例来说,自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当电子传递通过薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM还被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移(SMT-RAM)。
参看图1,说明常规STT-MRAM单元100的图。STT-MRAM位单元100包括磁性隧道结(MTJ)存储元件105、晶体管110、位线120和字线130。如图1中所说明,所述MTJ存储元件105由(例如)由绝缘(隧道势垒)层分离的固定层和自由层形成,所述固定层和所述自由层中的每一者可保持磁场。所述STT-MRAM位单元100还包括源极线140、读出放大器150、读取/写入电路160和位线参考170。所述源极线140经由衬垫(未图示)连接到所述晶体管110的下部部分114。
所属领域的技术人员将了解,所述磁性隧道结(MTJ)存储元件105生长于称为底部电极(BE)板180的额外金属层上,所述额外金属层经由晶种(未图示)连接到所述晶体管110的上部部分112。所述BE板180的机械表面特性(例如,表面平坦度或粗糙度)影响所述MTJ存储元件105的性能。所述BE板180大体上由刚性、经抛光的金属(例如,钛合金或具有适合于在其上形成MTJ存储元件105的机械特性的类似金属)形成。
参看图1和图2,常规STT-MRAM单元100具有形成于六边形(或八边形)底部电极(BE)板180上的磁性隧道结(MTJ)存储元件105。所述STT-MRAM单元100还具有将所述BE板180连接到晶体管110的上部部分112的晶种190。
如图2中所展示,在常规的非对称STT-MRAM单元阵列设计中,移除或蚀刻掉所述底部电极(BE)板180的隅角以形成六边形(或八边形)形状以便保持减少常规STT-MRAM单元阵列中的邻近BE板之间的间隔要求。所述六边形底部电极(BE)板180具有宽度X0和高度Y0。在常规STT-MRAM单元中,BE板宽度X0、有源层宽度和金属宽度大体上不同,如在图2中可见。
所属领域的技术人员将了解,所述存储器单元100的操作和构造在此项技术中为已知的。举例来说,额外细节提供于M.Hosomi等人的“具有自旋转移力矩磁阻磁化切换的新颖的非易失性存储器:Spin-RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching:Spin-RAM)”,IEDM会议会议录(2005)中,其全部内容以引用的方式并入本文中。
发明内容
本发明的示范性实施例针对磁阻随机存取存储器(MRAM)位单元的结构设计。更特定来说,本发明的实施例涉及具有矩形底部电极板的自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元的结构设计,且其中所述底部电极板、有源层和M1到M6金属层具有大体上相同的宽度。
本发明的一实施例认识到常规六边形BE板具有若干缺点,尤其当在STT-MRAM位单元阵列结构中源极线(SL)平行于位线时。六边形底部电极(BE)板180的宽度X0和高度Y0以及STT-MRAM单元之间的最小间隔要求直接影响STT-MRAM单元阵列的面积效率。六边形BE板的有角形状导致在X方向和Y方向上对STT-MRAM单元的大小的限制,进而限制STT-MRAM单元的可能设计。将了解,最小间隔要求可由各个制造商的设计标准指定且可基于材料、规模、操作参数等而变化。
本发明的一实施例针对STT-MRAM单元内的矩形(或正方形)底部电极(BE)板。根据所述实施例的矩形BE板可改进所述STT-MRAM位单元和所述STT-MRAM位单元阵列的面积效率。即,通过提供矩形底部电极(BE)板,即使当维持相同间隔规则时,与常规STT-MRAM单元设计相比,矩形BE板设计的示范性实施例仍可减小STT-MRAM单元的面积。矩形BE板设计的示范性实施例可通过使所述BE板、有源层和/或金属层形成为具有大体上相等的宽度而进一步减小STT-MRAM单元和STT-MRAM位单元阵列的面积。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980131352.8/2.html,转载请声明来源钻瓜专利网。