[发明专利]用于可适性自对准双图案成型的基于序列内测量的过程调谐

说明书

技术领域

本发明的实施例是关于半导体处理的领域，尤其是关于自对准双图案成型(SADP)。

背景技术

图1A至C示出传统半导体微影过程的横剖面图。参照图1A，在半导体层叠102上方提供光阻剂层104。掩模或标线片106放置在光阻剂层104上方。微影过程包括将光阻剂层104暴露至具有特定波长(λ)的辐射(hv)，如图1A的箭头所示。参照图1B，光阻剂层104随后经过显影，以移除光阻剂层104暴露至光的部分，并且在半导体层叠102上方提供图案化光阻剂层108。图案化光阻剂层108的每特征的宽度以特征的宽度‘x’以及介于每一特征的间的间隔‘y’示出。宽度‘x’加上间隔‘y’称为节距(pitch)p。

参照图1C，可减少特征的CD或宽度‘x’，以在半导体层叠102上方形成图案化光阻剂层110。CD可由图1A所示的微影步骤期间过度暴露光阻剂层104或由修整图1B所提供的图案化光阻剂层108，而缩小或“偏置”。不过，特征CD的减少是以特征间增加的间隔作为代价，如图1C的间隔‘y’所示。

特定微影过程的分辨率限制的特点在于特征具有临界尺寸(CD)，临界尺寸等于特征间的间隔(例如，x＝y，如图1B所示使x和y两者等于“半节距”)。传统的193nm微影系统可提供130nm的最小节距p和65nm的半节距。为了减少基材中形成的图案的有效半节距，对密度敏感的集成电路(IC)产品线(诸如动态随机存取内存(DRAM))追求双图案成型(DP)。一般而言，DP法相继地微影图案化基材两次，每一图案化操作以不同的掩模和宽松的半节距执行。两个结果图案交错以组成基材上的特征，其所具有的半节距比单独的任一图案的半节距小。两图案的成分接着转移到基材中，以在基材中定义图案，其所具有的半节距低于以所用的特定微影技术可微影达成的(例如，“次最小半节距”)。

由于DP法相对独立于所用的微影技术，其可以193nm微影技术和高NA或EUV微影技术实行，以提供次最小半节距。不过，DP法可能成本昂贵，尤其是因为生产周期，生产周期在DP法使用许多额外操作来图案化特定层时增加。

发明内容

本发明的实施例包括用于可适性自对准双图案成型(SADP)的基于序列内测量的调谐的方法。在实施例中，在整体的SADP过程中，将例如真空中光学CD(OCD)测量的真空中测量和处理平台结合。在实施例中，一或多个在过程操作之间执行的真空中测量操作提供反馈和前馈参数的任一者或两者，以可适性地确定SADP过程中的腔室序列，或可适性地调整用于整体的SADP过程序列的特定操作中的过程参数。

在实施例中，将第一基材装载至处理平台中；蚀刻多层掩模层叠的第一层以形成样板掩模；执行样板掩模的真空中CD测量；及邻接样板掩模形成间隔物，使之达到与样板掩模的CD测量相关的宽度。第一基材随后从处理平台卸载。在示例实施例中，真空中CD测量为光学CD(OCD)测量。

在一个实施例中，间隔物由首先在样板掩模上方沉积具有与样板掩模的CD测量相关的厚度的材料层而邻接样板掩模形成。间隔物蚀刻接着执行，以暴露样板掩模并形成间隔物。可执行真空中CD测量，以确定所沉积的层厚度，并在各向异性蚀刻沉积层以形成间隔物之前，依据测量确定是否通过再沉积增补沉积层厚度或是各向同性蚀刻沉积层。在实施例中，至少一个薄膜沉积的过程参数是基于样板掩模的真空中CD测量，或至少一个各向异性蚀刻的过程参数是基于沉积层厚度的真空中CD测量。相关的参数可包含，举例来说，过程时间、过程气流、内部：外部射频源线圈功率比、内部：外部电极温度比、内/外气流比和磁场强度。

在另一实施例中，将第一和第二基材装载至处理平台中；第一特征蚀刻至位于第一基材上方的层中。接着执行第一特征的第一真空中OCD测量，且第一薄膜接着沉积在第一特征上方。第一蚀刻腔室进一步用于蚀刻第二特征至位于第二基材上方的层中。在实施例中，第一薄膜沉积的过程参数和第二特征蚀刻的过程参数两者皆与第OCD测量相关。在进一步的实施例中，第二特征CD接着以第二真空中OCD测量特征化，且第一CVD腔室使用与第一或第二真空中OCD测量的至少一个相关的沉积参数在第二特征上方沉积薄膜。第一和第二基材接着作为具有自对准双图案成型的基材从处理平台卸载。