[发明专利]用于存储器的多路访问的地址生成

说明书

技术领域

此处的教导总体上涉及无线通信系统、用于该无线通信系统的方法、设备/装置和计算机软件，以及示例性实施方式涉及turbo解码器存储器访问和用于这种turbo解码器的架构。

背景技术

E-UTRAN是从通用移动电信系统(UMTS)陆地无线电接入网络系统演进而来的无线通信系统。如目前在3GPP(第三代合作伙伴计划)TS 36.212中提出的，针对turbo码将存在188个不同的turbo帧。在发射设备处应用信道码，以便针对由无线空中接口信道中的干扰因素所引起的各种错误而建立对数据(用户数据或控制数据)的保护。继而，需要在接收器处对已编码数据进行解码，以在接收机处恢复原始数据。Turbo码通常用于两个或更多通信设备(如，移动电话、网络接入节点(例如，e节点B、节点B、基站、无线局域网接入点))之间的数据保护。这种设备使用turbo解码器来解码此已编码数据。

E-UTRAN(尽管不仅局限于该无线协议)的一个元素在于使用高速数据链路(例如，数据传输速度高于约20Mbps)。在这种高速度下以及尤其通过如上针对3GPP TS 36.212所注意到的大数量信道码的情况下，接收机/turbo解码器需要以相当高的速率进行处理，从而随着已编码数据正在被接收而以实时或接近实时的方式进行正确的解码。

针对这种高速turbo解码，通常存在两种简单的方案：在实施了turbo解码器的ASIC(专用集成电路)上采用较高的时钟速率以跟上传入数据速率，或者使用并行处理，该并行处理允许在并行流中的每一个流上进行较慢处理，而不会落后于该传入数据。

较高的ASIC时钟速率受到以下的限制：较高功耗、用来制作该ASIC的半导体技术的局限，以及具有高时钟速率ASIC的设备的较高终端用户价格。并行处理支持更快速的解码器，同时避免了上述限制中的一些。尤其是在便携式无线设备(例如，移动台或其他便携式用户设备UE)中，功耗成为重要的设计考虑。

与这些教导有关的是与此处详述的本发明相同的发明人的两篇文献：2007年9月18日授权的、名称为“NOISE AND QUALITY DETECTOR FOR USE WITH TURBO CODED SIGNALS”的美国专利号7,272,771(下文中，称为Noise and Quality Detector参考)；和2007年6月4日提交的、名称为“MULTIPLE ACCESS FOR PARALLEL TURBO DECODER”的共同未决美国专利申请序列号11/810,199(下文中，称为Multiple Access Decoder参考)。通过参考，在此并入这些文献中每一个的全文。

以下详细描述的本发明实施方式可以简化在上述两篇参考中详述的某些操作，并且因此对于高速数据链路(其中，特别是如3PP TS 36.212中所述，存在大量不同的turbo帧的情况)而言尤其有益。

发明内容

根据本发明的一个实施方式的是一种方法，其控制在数据解码期间的存储器访问。在此实施方式中，提供具有多个存储器的存储器组、配置用于以前向双重访问顺序向存储器组应用逻辑存储器地址的前向单元、配置用于以后向双重访问顺序向存储器组应用逻辑存储器地址的后向单元，以及位于存储器组与前向单元和后向单元之间的至少半蝶形网络。此外，在此实施方式中，根据该方法，生成控制信号的集合，该控制信号的集合被应用到该至少半蝶形网络和桶式移位器，以便利用针对逻辑地址的任何n元组的、以线性顺序或二次多项式顺序中选择的一个顺序的n元组并行性来访问存储器组，而不存在存储器访问冲突，其中n是2的非零整数次幂(例如，n＝2，4，8，16，32...)。

根据本发明另一实施方式的是一种装置，其包括：存储器组，具有多个存储器；前向单元，配置用于以前向双重访问顺序向存储器组应用逻辑存储器地址；后向单元，配置用于以后向双重访问顺序向存储器组应用逻辑存储器地址；至少半蝶形网络，其位于存储器组与前向单元和后向单元之间。这一示例性装置进一步包括：处理器，配置用于生成控制信号的集合，该控制信号的集合被应用到该至少半蝶形网络，以便利用针对逻辑地址的任何n元组的、以线性顺序或二次多项式顺序中选择的一个顺序的n元组并行性来访问存储器组，而不存在存储器访问冲突，其中n是2的非零整数次幂。另外，此示例性装置包括解码器，配置用于使用利用n元组并行性从存储器组提取的值来对接收的数据进行解码。