[发明专利]具有互连的晶圆级集成模块无效
申请号: | 200980121375.0 | 申请日: | 2009-05-06 |
公开(公告)号: | CN102084479A | 公开(公告)日: | 2011-06-01 |
发明(设计)人: | 高萨姆·维斯瓦纳达姆 | 申请(专利权)人: | 高萨姆·维斯瓦纳达姆 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 谷惠敏;穆德骏 |
地址: | 新加坡*** | 国省代码: | 新加坡;SG |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 互连 晶圆级 集成 模块 | ||
技术领域
本发明总体上涉及集成电路(IC)器件和制造IC器件的方法。更具体地,本发明涉及包括在限定的晶圆几何形状内布置成阵列构型的一个或多个晶粒的IC器件,以及制造这种IC器件的方法。
背景技术
随着电子产品的小型化,持续需要减小器件的尺寸并且添加更多功能,使得更多的IC器件可以被容纳在基板上的区域。在先前的IC器件制造中,IC器件具有大致为IC器件中晶粒的尺寸的封装尺寸。首先,将其中每个晶粒上带有多个互连焊盘的多个晶粒一起加工,以形成半导体晶圆。随后,以多种方式封装已经在晶圆上排列的器件。两种这样的传统封装方法包括在封装之前将晶粒从排列的晶圆分离,以及将半导体晶圆上排列的晶粒封装,同时保持排列的晶粒仍然为晶圆形式。在封装后,接着将排列的晶粒分开,在传统封装方法下的IC器件通常在所需的应用中用作晶圆级封装器件。
参照图1A至图1F,示出了IC器件的先前的晶圆级封装和芯片尺寸封装的不同构造。图1A至图1F示出了在传统晶圆级构造中制造的常规IC器件。例如,图1A至图1F示出的IC晶圆级封装器件具有在晶圆构造之后形成的互连。图1A示出在晶圆衬底1上形成功能器件的层3和I/O 2之后形成的焊料互连4。图1B示出带有导电材料的孔5,这些孔被加工用于I/O。图1C示出通过钻孔以连接I/O焊盘来内部连接背面的三维连接件。图1D示出在器件制造之后沿着侧壁的I/O连接件7。图1E示出像图1B所示的孔一样被加工以连接I/O焊盘8的孔。图1F示出像图1B所示的孔一样被加工的孔以及焊料球和引线键合9。每个单独的器件被封装,而在晶圆切片处理以得到芯片尺寸封装之前,器件仍然处于晶圆形式。在器件晶圆上可以直接增加许多封装处理步骤以实现这些芯片尺寸封装,这些封装的形状因子小并且重量轻。然而,由于芯片尺寸确定封装I/O密度,通过传统工艺制造的所得的IC器件受I/O密度的限制。
例如,美国专利No.6,040,235和美国专利No.6,117,707公开了两种传统的工艺。美国专利No.6,040,235公开了一种具有大致为IC器件的晶粒的尺寸的封装尺寸的IC器件。以这种传统工艺制造IC器件的步骤包括:提供晶圆,所述晶圆包括多个晶粒,其中每个晶粒包括多个连接焊盘;将所述晶圆夹在两个保护层之间;沿着晶粒的轮廓切割出穿过保护层之一的凹口,以暴露连接焊盘的部分;在与连接焊盘的暴露部分电连接的带凹口的保护层的表面上,形成金属触点;以及将晶粒分开以形成单独晶粒。切割出凹口的步骤是连续的,因此是耗时的,并且为了切割出凹口还需要精确固定的成角度形状的切割刀片。由于切割产生碎片,因此必须在洁净室以外执行切割步骤,以防止对器件的污染和损害。然后,将切割后的晶圆被运送到洁净室,以用于进一步加工,这使得搬运晶圆变得麻烦。另外,所得的晶粒上的两个保护层也增加了制造的成本。
美国专利No.6,117,707公开了另一种IC器件,其具有与美国专利No.6,040,235所公开的晶粒类似的多个晶粒。这些晶粒布置成堆叠的构造。仅在将这些晶粒的堆叠分开以形成单独的IC器件之后,在这种IC器件的晶粒之间形成互连。因此,将器件的这些晶粒互连的工艺是在器件级执行的,并且延长了制造时间。
这些传统的制造方法公开了在预制造器件之后器件IO封装/互连到外部系统,由此限制了每平方硅片面积的IO数量和器件功能。另外,需要额外的工艺和封装以使穿过芯片的或芯片内的互连线连通到位于芯片外周围的IO,使得能够外部互连。在半导体产业领域中已知,一旦完成器件的制造,对器件的搬运是关键的步骤。在松开晶圆的步骤中涉及的风险高度取决于在晶圆达到封装和组装室之后器件晶圆经历的搬运量以及加工阶段。
在半导体晶圆制造设施上制造了器件之后,这类传统的制造方法通常需要额外的器件封装方法,这使加工的器件暴露于增大的污染和损害的风险。因此,需要一种制造功能IC器件的方法,以减轻与先前制造方法相关的问题。
发明内容
本发明的一方面提供了一种制造带有互连的晶圆级集成模块的方法,包括:提供具有第一面和第二面的晶圆;在所述晶圆的第一面中形成凹陷;在所述晶圆的第一面上沉积第一绝缘层;在所述绝缘层上沉积第一导电层,所述第一导电层具有第一面和第二面;在所述导电层的第一面上沉积第二绝缘层;暴露所述第一导电层;在所述晶圆的第一面上制造半导体功能器件;从所述晶圆的第二面中,暴露所述第一导电层的第二面;在被暴露的所述第一导电层的第二面上沉积第三绝缘层;图案化所述第三绝缘层并且暴露所述第一导电层中的部分;在被图案化的所述第三绝缘层上沉积第二导电层;以及暴露第二层导电层以用于与外部器件的触点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高萨姆·维斯瓦纳达姆,未经高萨姆·维斯瓦纳达姆许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980121375.0/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造