[发明专利]基于模型的过程模拟的方法

说明书

相关申请的交叉引用

本申请要求于2008年12月30日申请的美国临时专利申请No.61/141,578、于2009年1月2日申请的美国临时专利申请No.61/142,305、于2008年6月3日申请的美国临时专利申请61/058,511和于2008年6月3日申请的美国临时专利申请No.61/058,520的优先权，通过引用将上述申请的全文明确地并入本文中。

技术领域

本申请主要涉及执行基于模型的扫描器调整和优化的系统和方法，尤其涉及对多光刻系统的性能的优化。

背景技术

可以将光刻设备用在集成电路(IC)的制造中。掩模包含对应于所述IC的单层的电路图案，并且可以将该图案成像到已经覆盖有辐射敏感抗蚀剂材料层的硅晶片衬底上的包括一个或多个管芯的目标部分上。通常，单独的晶片将包含相邻目标部分的网络，所述相邻目标部分通过投影系统一次一个地被连续辐射。在一种类型的光刻投影设备(通常被称为晶片步进机)中，通过将全部掩模图案一次曝光到所述目标部分上来辐射每一目标部分。在步进-扫描设备中，通过沿给定的参考方向或“扫描”方向在投影束下面逐步扫描掩模图案的同时，沿与该方向平行或反向平行的方向同步地扫描所述衬底台来辐射每一目标部分。在具有放大率因子(magnification factor)M(通常M＜1)的投影系统中，衬底台扫描的速度V将是掩模台扫描的速度的M倍。这里所述的更多有关光刻装置的信息可以从例如US专利No.6,046,792中得到，在这里以参考的方式将其内容并入本文中。

在使用光刻投影设备的制造过程中，掩模图案被成像到至少部分地由辐射敏感抗蚀剂材料层所覆盖的衬底上。在该成像步骤之前，衬底可以经过多种工序，例如涂底料、抗蚀剂涂覆和软烘烤。在曝光之后，衬底可以经过其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图案化的基础。然后，这样的图案化层可以经过多种工艺，例如蚀刻、离子注入或掺杂、金属化、氧化、化学-机械抛光等，用于完成一个单层。如果需要几个层，则对于每个新的层必须重复整个工序或其变体。最后，在衬底晶片上将形成器件的阵列。然后，这些器件通过例如切片(dicing)或切割的技术彼此分离开，然后独立的器件可以安装到连接到插脚等的载体上。

投影系统(下文称为透镜)包括各种类型的投影系统，包括例如折射式光学装置、反射式光学装置和反射折射式系统，且可以包括一个或更多的透镜。所述透镜还可以包括用于引导、成形或控制投影辐射束的辐射系统的部件。并且光刻设备可以是具有两个或更多的衬底台和/或两个或更多的掩模台的类型。在这种“多平台”的装置中，附加的台可以并行地使用，和/或者可以在特定台上执行预备步骤的同时将其它台用于曝光。例如，在US专利No.5,969,441中描述了双平台光刻设备，在这里以引用的方式将其内容并入本文中。

上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。用来形成这种掩模的图案使用CAD(计算机辅助设计)程序来生成，这种过程通常被称为EDA(电子设计自动化)。大多数CAD程序遵循一系列预定的设计规则以便产生功能化掩模。这些规则通过加工和设计限制来设定。例如，设计规则限定电路器件(例如栅极、电容等)或互连线之间的空间容许量，使得确保电路器件或线不会彼此以不希望的方式相互作用。设计规则限制被称为“临界尺寸”(CD)。电路的临界尺寸可以被定义成线或孔的最小宽度或两条线或两个孔之间的最小间隔。因此，CD决定所设计的电路的总体尺寸和密度。当然，集成电路制造中的目标之一是通过掩模在晶片上忠实地复制原始电路设计。

通常，可以从用不同类型的光刻系统(例如扫描器)将对给定图案进行成像的共同过程来获得优点，而不必花费相当大量的时间和资源来确定每一个光刻系统的必须的设定，以实现优化的/可接受的成像性质。在最初建立用于特定扫描器的过程时，设计者和工程师可能花费相当大量的时间和资金来确定光刻系统的优化的设置，所述设置包括数值孔径(“NA”)、σ_in，σ_out等，以获得满足预定设计要求的图像。通常，采用反复试验的过程，其中选择了扫描器设定，期望的图案被成像，之后被测量以确定是否输出图像落入到规定的公差内。如果输出图像在公差之外，那么扫描器设定被调整，图案被再次成像且被测量。这一过程被重复，直到所获得的图像在规定的公差内为止。