[发明专利]采用下降电压的存储器单元

权利要求书

1.一种存储器设备，具有多个存储器单元和外围电路，每个存储器单元都耦合到读取字线和写入字线，所述外围电路用于读取和写入所述存储器单元，每个存储器单元都包含：

存储元件，其存储在至少一个功能性操作期间以下降电压供电的所述存储器单元的逻辑状态；

读取访问电路，其包括连接到所述存储元件的输入节点和连接到所述存储器阵列的读取位线的输出节点，所述读取访问电路被使能并被配置为响应所述读取字线上的读取信号读取所述存储元件的所述逻辑状态；

写入访问电路，其被配置为响应所述写入字线上的写入信号，将所述存储元件连接到所述存储器阵列中的至少第一写入位线，以便向所述存储器单元写入所述逻辑状态；以及

其中所述下降电压是相对于与所述存储器单元的读取和/或写入有关的至少一个外围电路的外围操作电压下降的电压。

2.根据权利要求1所述的设备，其中所述下降电压通过阵列源供电电压VDDAR和阵列下沉供电电压VSSAR之间的差确定，并且所述外围电压通过外围源供电电压VDDP和外围下沉供电电压VSSP之间的差确定。

3.根据权利要求2所述的设备，其中所述读取访问电路由低于阵列下沉供电电压VSSAR的读取下沉供电电压VSSRD供电。

4.根据权利要求3所述的设备，进一步包含建立分压的控制器件，所述控制器件被连接在所述存储元件的第一末端和源供电电压与下沉供电电压中的一个之间，并且所述存储元件的第二末端连接到所述源供电电压和所述下沉供电电压中的另一个，以使所述源供电电压和所述下沉供电电压减去所述分压之间的差建立所述存储元件两端的所述下降电压。

5.根据权利要求4所述的设备，进一步包含被配置为基于参考电压调节所述分压的运算放大器。

6.根据权利要求2所述的设备，其中所述读取访问电路的晶体管的阈值电压被选择为高于VSSAR。

7.根据权利要求2所述的设备，其中所述读取访问电路的晶体管的所述阈值电压被选择为基本等于或低于阵列下沉供电电压VSSAR，并且所述至少一个外围电路被配置为基于流过所述读取访问电路的不同电流，确定所述存储元件的不同逻辑状态。

8.根据权利要求1所述的设备，其中每个存储器单元都在功能性操作期间以第一下降电压供电，并在待机模式期间以第二下降电压供电。

9.根据权利要求1所述的设备，进一步包含建立分压的控制器件，所述控制器件连接在所述存储元件的第一末端和源供电电压与下沉供电电压中的一个之间，并且所述存储元件的第二末端连接到所述源供电电压和所述下沉供电电压中的另一个，以使所述源供电电压和所述下沉供电电压减去所述分压之间的差建立所述存储元件两端的所述下降电压。

10.根据权利要求9所述的设备，进一步包含被配置为基于参考电压调节所述分压的运算放大器。

11.根据权利要求1所述的设备，其中所述下降电压源自所述外围电压。

12.根据权利要求1所述的设备，其中所述下降电压从分离的电源而不是所述外围电压提供。

13.根据权利要求1所述的设备，其中所述至少一个外围电路通过在所述写入位线和/或写入字线上提供大于所述下降电压的电压，向所述写入访问电路提供所述操作电压。

14.根据权利要求1所述的设备，进一步包含耦合到所述存储器单元的处理器；耦合到所述处理器的输入器件；耦合到所述处理器的输出器件；被配置为向所述处理器、所述输入器件、所述输出器件和所述存储器阵列中的至少一个供电的电池；耦合到所述处理器的收发器；以及耦合到所述收发器的天线。