[发明专利]存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法

说明书

技术领域

涉及存储器装置、存储器装置构造、构造、存储器装置形成方法、电流传导装置及存储器单元编程方法。

背景技术

集成电路制作的持续目标为减小集成电路装置所耗用的半导体占用面积量，且借此增加集成程度。

存储器可利用大的存储器装置阵列。因此，个别存储器装置大小的减小可转换成位密度的大增加。普通存储器装置为动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置及非易失性装置(所谓的快闪装置)。非易失性装置可并入到NAND或NOR存储器阵列架构中。

可根据在存储器装置的制作中所利用的最小特征大小来表达存储器装置的大小。具体来说，如果将最小特征大小表示为“F”，那么可以单位F²表达存储器装置尺寸。常规DRAM存储器常常包括至少6F²的尺寸，而SRAM可需要甚至更大的半导体占用面积。

一种类型的潜在地耗用极小半导体占用面积的存储器为所谓的交叉点存储器。在交叉点存储器中，存储器单元出现在字线与位线之间的重叠处。具体来说，在所述字线与位线之间提供在暴露于电流之后即刻经历稳定且可检测的改变的材料。举例来说，所述材料可为钙钛矿材料、硫族化物材料、离子传输材料、电阻切换材料、聚合材料及/或相变材料。由于存储器单元可局限于位线与字线的重叠区域中，因此所述存储器单元理论上可形成为4F²或小于4F²的尺寸。

在紧密堆填交叉点存储器时遇到的问题可包含当来往于一个存储器单元的数据传送影响相邻存储器单元时出现的干扰机制(或所谓的串扰)。

需要开发用于形成高度集成的电路的经改进的方法及开发经改进的高度集成的电路构造。

附图说明

图1为根据一实施例的构造的一部分的图解横截面图。

图2为根据一实施例的构造的一部分的图解横截面图。

图3显示图解说明根据一实施例的二极管的三个不同偏压条件的三个带隙图。

图4为根据一实施例的构造的一部分的图解横截面图。图4还显示所述横截面的组件中的一些组件的示意性电路图。

图5为根据一实施例的存储器元件阵列的示意性电路图。

图6为描绘根据一实施例的电压概率分布函数的曲线图。

图7A为根据一实施例的电压-电流关系的曲线图。

图7B为描绘根据一实施例的电流概率分布函数的曲线图。

图7C为描绘根据一实施例的电流概率分布函数的曲线图。

图8A为描绘根据一实施例的一电压-电流关系的曲线图。

图8B为描绘根据一实施例的电流概率分布函数的曲线图。

图8C为描绘根据一实施例的电流概率分布函数的曲线图。

图9为根据一实施例的电压-电流关系的曲线图。

图10为根据一实施例的构造的一部分的图解横截面图。图10还显示所述横截面的组件中的一些组件的示意性电路图。

图11为根据一实施例的存储器元件阵列的示意性电路图。

图12为根据一实施例的构造的一部分的图解横截面图。图12还显示所述横截面的组件中的一些组件的示意性电路图。

图13为根据一实施例的构造的一部分的图解横截面图。图13还显示所述横截面的组件中的一些组件的示意性电路图。

图14为根据一实施例的构造的一部分的图解横截面图。图14还显示所述横截面的组件中的一些组件的示意性电路图。

具体实施方式

在一些实施例中，交叉点存储器单元经形成以包含二极管。所述二极管可经配置以使电流能够传递到所述存储器单元的一部分或从所述存储器单元的一部分传递，同时也减轻且可能地防止邻近装置之间的串扰。所述二极管可含有经堆叠的薄电介质膜，其中所述电介质膜经带结构设计以实现针对特定存储器单元的经修整二极管性质。

利用用于二极管的经堆叠电介质材料而不利用常规基于硅的n-p结二极管可为有利的。常规基于硅的结二极管可相对于带隙、Shockley-Read-Hall(SRH)产生及重组速率、有效掺杂浓度、注入速度、载流子寿命及击穿强度(或其它高场性质，例如离子化速率等)而受限。