[发明专利]包含使用不同栅极氧化物厚度的多重集成电路的设备

说明书

技术领域

本发明大体上涉及单片集成电路裸片，且更明确地说涉及分组集成电路块的若干方式，此类集成电路块中的每一者由具有不同栅极氧化物厚度的若干晶体管构成于单片集成电路裸片上。

背景技术

常规上可以两个晶体管栅极氧化物厚度来制造单片集成电路裸片。厚的栅极氧化物通常用于输入到集成电路裸片(I/O装置)及从集成电路裸片(I/O装置)输出的电路中的晶体管，且较薄的栅极氧化物用于所述裸片(功能装置)上的所有其它晶体管。尽管有可能取决于待实施的电路的所要性能及功率特性而在较薄栅极氧化物层的变化的厚度之间选择，但直到最近功能装置通常限于单一栅极氧化物厚度。举例来说，较薄栅极氧化物以较高泄漏电流为代价来实现较高频率操作且因此实现较高性能。较厚栅极氧化物提供较低泄漏电流但牺牲较高频率操作。随着三栅极氧化物(TGO)制造工艺的出现，现有可能在单片集成电路裸片上具有三个具变化的性能特性的晶体管栅极氧化物厚度。因此，此项技术中需要利用TGO工艺来生产集成电路，以有利地利用由TGO工艺所实现的变化的性能特性。

通常以“等效物理氧化物厚度”术语来描述栅极氧化物厚度，因为当前工艺不必使用纯硅来产生栅极氧化物。一些工艺采用具有比硅高的介电常数的电介质。所述工艺报告实现与实际所使用的电介质等效的电容所需的纯硅厚度。在当前工艺中，等效物理氧化物厚度可通常针对I/O装置在大约3nm到6nm之间变化且针对功能装置在大约1nm到2nm之间变化。图1说明常规CMOS晶体管的横截面图，且明确地说明栅极氧化物的位置。本文中对栅极氧化物厚度的所有引用还适用于等效物理氧化物厚度。

大体认为集成电路(IC)是由电路的执行某一特定功能且协作以充当完整IC的若干可共同操作的块或功能单元(有时称为核心)构成。举例来说，处理器或处理器核心为经设计以执行特定组的计算功能的集成电路。实现IC中的较大计算性能的常用方法为采用多个处理器核心。此类多重核心系统中的若干处理器核心可为等同的或可具有使其适用于特定种类的任务的不同架构、功率消耗及性能能力。组合的实例包括(但不限于)：(1)在不同电压及频率下操作的等同处理器；(2)经设计具有不同组的功能的处理器(例如，具有综合指令集的一个快速处理器，及具有精简指令集的一个缓慢但功率高效的处理器)；及(3)通过不同工艺制造而导致不同性能及功率特性的等同处理器。

发明内容

本发明教示TGO制造工艺可准许具有不同类型的功能装置的集成电路块的有利分组及布置，所述集成电路块以不同栅极氧化物厚度制造于单片集成电路裸片上。此类型的块在本文中将被称为功能集成电路块，且经界定为组成物包括功能装置且排除I/O装置的集成电路块。这些功能集成电路块可具有使其自身适合于不同用途的不同的性能及功率特性。

在一个实施例中，将处理器核心及经耦合的L2高速缓冲存储器制造于单一集成电路裸片上。以第一栅极氧化物厚度来制造处理器核心的功能装置及L2高速缓冲存储器的一部分，且以第二栅极氧化物厚度来制造L2高速缓冲存储器的另一部分的功能装置。举例来说，可制造L2高速缓冲存储器，使得存储器阵列单元具有较厚栅极氧化物且逻辑功能具有较薄栅极氧化物。此将减小所述存储器阵列中的泄漏电流，同时针对所述逻辑功能保留较薄栅极氧化物的性能优点。

在另一实施例中，以第一栅极氧化物厚度来制造第一处理器核心的功能装置。在同一集成电路裸片上，以第二栅极氧化物厚度来制造第二处理器核心及共同L2高速缓冲存储器。所述两个处理器核心彼此耦合且均耦合到所述共同L2高速缓冲存储器。通过响应于控制程序的任务控制块将任务分配到每一处理器核心。

在另一实施例中，将两个在功能上等同的处理单元制造于同一集成电路裸片上。每一处理单元是由彼此耦合的两个处理器核心及耦合到所述两个处理器核心的共同L2高速缓冲存储器构成。所述两个处理单元经由系统总线彼此耦合。以第一栅极氧化物厚度来制造所述第一处理单元且以第二栅极氧化物厚度来制造所述第二处理单元。通过响应于控制程序的任务控制块将任务分配到每一处理单元。

上文所描述的实施例提供若干优点。将具有具不同栅极氧化物厚度的功能装置的另外等同的处理器核心实施于单片集成电路裸片上可实现多重处理器核心系统的性能优点，同时将在具有归因于不同栅极氧化物厚度的不同特性的多重处理器核心之间使用芯片外互连及接口电路所引起的缺点最小化。此实施方案可通过允许任务在在给定特定任务的性能要求的情况下消耗最少量的功率的处理器核心上运行而减少功率消耗及热产生。此实施方案还可通过使用能够进行较高频率操作的功能集成电路块而改进处理吞吐量。