[发明专利]用于减轻反向偏置泄漏的系统及方法

说明书

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，尤其包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器。

存储器可为易失性或非易失性的。易失性存储器需要电力来维持存储于其中的信息，例如，当到易失性存储器的电力失去时，存储于其中的信息也失去。相反，非易失性存储器在无电力的情况下不会失去存储于其中的信息，例如，即使无电力正被提供到非易失性存储器，非易失性存储器仍可保持存储于其中的信息。易失性存储器的类型尤其包括RAM、DRAM及SDRAM。非易失性存储器的类型尤其包括ROM、快闪存储器及电阻可变存储器。

电阻可变存储器的类型尤其包括可编程导体存储器、相变随机存取存储器(PCRAM)及电阻性随机存取存储器(RRAM)。PCRAM存储器装置的物理布局可类似于DRAM装置的物理布局，其中DRAM单元的电容器由例如锗-锑-碲(GST)等相变材料替换。RRAM存储器装置的物理布局可包括存储器单元，所述存储器单元包括可变电阻器薄膜(例如，庞大磁阻材料)，其可连接到存取装置，例如二极管、场效应晶体管(FET)或双极结晶体管(BJT)。

PCRAM装置的存储器单元材料(例如，GST)可以非晶高电阻状态或结晶低电阻状态而存在。可通过将电流脉冲施加到PCRAM单元来更改所述PCRAM单元的电阻状态。举例来说，可通过用编程电流加热PCRAM单元来更改所述PCRAM单元的电阻状态。这导致PCRAM单元经编程到特定电阻状态。举例来说，在二进制系统中，非晶高电阻状态可对应于为1的逻辑状态，且结晶低电阻状态可对应于为0的逻辑状态。然而，这些对应逻辑状态的选择为任意的，即，在其它二进制系统中，非晶高电阻状态可对应于为0的逻辑状态，且结晶低电阻状态可对应于为1的逻辑状态。RRAM单元(例如，可变电阻器薄膜)的电阻状态可通过跨越薄膜施加正及/或负电脉冲而增加及/或减小。这可导致RRAM单元经编程到特定电阻状态。

单电平存储器单元(SLC)可表示如由二进制数字1或0所表示的两个经编程状态。存储器单元还可经编程到两个以上状态，例如经编程到允许单元表示两个以上二进制数字(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)的许多状态。可将此类单元称为多状态存储器单元、多位单元或多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，因为每一单元可表示一个以上数字，例如，一个以上位。

附图说明

图1为可与本发明的一个或一个以上实施例一起使用的电阻可变存储器阵列的一部分的示意图。

图2为说明根据本发明的一个或一个以上实施例的PNP双极结晶体管的正向及反向偏置电流-电压特性的图表，所述PNP双极结晶体管可用作电阻可变存储器单元中的存取装置。

图3为根据本发明的一个或一个以上实施例的存储器装置的一部分的功能框图。

图4为根据本发明的一个或一个以上实施例的存储器装置的一部分的功能框图。

图5为根据本发明的一个或一个以上实施例的存储器装置的一部分的功能框图。

图6为说明根据本发明的一个或一个以上实施例的箝位电路的一部分的示意图。

图7为说明根据本发明的一个或一个以上实施例的列解码器电路的一部分的示意图。

图8为说明在根据本发明的一个或一个以上实施例的编程操作期间图6中所说明的四个可选路径的电流-电压特性的图表。

图9为根据本发明的一个或一个以上实施例的具有至少一个存储器装置的电子存储器系统的功能框图。

图10为根据本发明的一个或一个以上实施例的具有至少一个存储器装置的存储器模块的功能框图。

具体实施方式

本文中描述用于编程尤其例如可编程导体存储器、电阻随机存取存储器(RRAM)及/或相变随机存取存储器(PCRAM)等电阻可变存储器的装置、方法及系统。一个或一个以上实施例可包括作为编程方案的一部分的箝位电路，所述箝位电路可在编程操作期间最小化与未选存储器单元相关联的反向偏置泄漏。