[发明专利]用于减轻反向偏置泄漏的系统及方法

权利要求书

1.一种存储器装置，其包含：

存储器单元阵列，其中所述存储器单元耦合到一个或一个以上数据线；

行解码器，其连接到所述阵列的第一侧；

列解码器，其连接到所述阵列的第二侧，其中所述第二侧邻近于所述第一侧；

间隙，其邻近于所述行解码器及所述列解码器而定位；及

箝位电路，其经配置以在编程操作期间控制与一个或一个以上未选存储器单元相

关联的反向偏置电压，其中：

所述箝位电路位于所述间隙中；且

所述箝位电路选择性地耦合到所述一个或一个以上数据线。

2.根据权利要求1所述的装置，其中所述存储器单元为电阻可变存储器单元。

3.根据权利要求2所述的装置，其中所述电阻可变存储器单元包括：

存取装置；及

电阻可变元件。

4.根据权利要求3所述的装置，其中所述存取装置为二极管。

5.根据权利要求3所述的装置，其中所述存取装置为双极结晶体管(BJT)。

6.根据权利要求2到5中任一权利要求所述的装置，其中所述电阻可变存储器单元为相变随机存取存储器(PCRAM)单元。

7.根据权利要求6所述的装置，其中所述PCRAM单元包括锗-锑-碲(GST)材料。

8.根据权利要求1到7中任一权利要求所述的装置，其中所述数据线为位线。

9.根据权利要求1到8中任一权利要求所述的装置，其中所述箝位电路将所述一个或一个以上数据线选择性地耦合到一个或一个以上晶体管。

10.根据权利要求9所述的装置，其中所述一个或一个以上晶体管中的至少一者是选自由下列各者组成的群组：

第一p沟道金属氧化物半导体(PMOS)晶体管，其中所述第一PMOS晶体管的栅极耦合到接地；

第二PMOS晶体管，其中所述第二PMOS晶体管的栅极耦合到一个或一个以上参考电压；

厚氧化物二极管式连接的n沟道金属氧化物半导体(NMOS)晶体管；及

薄氧化物二极管式连接的NMOS晶体管。

11.根据权利要求10所述的装置，其中所述NMOS晶体管是通过逻辑而选择性地耦合。

12.根据权利要求1到11中任一权利要求所述的装置，其中所述箝位电路经配置以将所述反向偏置电压控制在大约100毫伏的范围内。

13.根据权利要求1到12中任一权利要求所述的装置，其中所述箝位电路经配置以与当所述一个或一个以上未选存储器单元被保持接近接地时的所述反向偏置电压相比将所述反向偏置电压减少至少500毫伏。

14.根据权利要求1到13中任一权利要求所述的装置，其中所述箝位电路经配置以与当所述一个或一个以上未选存储器单元被保持接近接地时的所述反向偏置电压相比将所述反向偏置电压减少在大约500毫伏到大约800毫伏的范围内。

15.根据权利要求1到14中任一权利要求所述的装置，其中：

至少一个空间将所述列解码器分离成许多部分；且

额外箝位电路位于所述至少一个空间中。

16.一种存储器装置，其包含：

一个或一个以上电阻可变存储器单元阵列，其中所述电阻可变存储器单元耦合到一个或一个以上数据线；

一个或一个以上行解码器，其连接到所述阵列的第一侧；

一个或一个以上列解码器，其连接到所述阵列的第二侧，其中所述第二侧邻近于所述第一侧；

一个或一个以上间隙，其邻近于所述行解码器及所述列解码器而定位；

箝位电路，其中：

所述箝位电路位于所述一个或一个以上间隙中；

所述箝位电路选择性地耦合到所述一个或一个以上数据线；且

所述箝位电路包括一个或一个以上可选路径；及

选择逻辑，其耦合到所述箝位电路。

17.根据权利要求16所述的装置，其中所述一个或一个以上可选路径中的不同者经配置以将一个或一个以上未选存储器单元所耦合到的所述数据线拉到不同电压。