[发明专利]用于传播延迟和EMI控制的方法和装置

说明书

与相关申请的交叉引用

本申请要求在先申请的美国临时专利申请的优先权权益，该临时专利申请的申请序列号是61/051,727，于2008年5月9日申请，名称是“DYNAMIC SWITCHING EDGE SPEED CONTROL CIRCUIT TO REDUCE EMI AND PROPAGATION DELAY”。该临时申请全文通过引用包含于此。

背景技术

本发明通常涉及用于输出开关的驱动器电路，更确切地说，涉及具有更好的电磁干扰(EMI)和传播延迟控制的驱动器电路。

输出开关可用于响应于来自其驱动器电路的控制信号提供开关输出电压。通常，短的传播延迟是优选的(该延迟来自从控制信号变化的时间到对应的输出电压变化的时间)，这是因为这有益于使用输出电压的电路的稳定性。同时，输出电压上的缓慢跳变可产生更小的EMI，也因此是更优选的。用于输出开关的现有技术的驱动器电路具有短的传播延迟或输出电压上的缓慢跳变，但不是两者兼有。

图1图示了用于N型输出开关mn3的现有技术的驱动器电路。该驱动器是基于反相器的，并且具有一对互补型场效应晶体管(FET)：一个P型场效应晶体管mp0和一个N型场效应晶体管mn0。它们的栅极耦合到输入开关电压Vin，而它们的漏极耦合在一起。电源V_DD被提供给mp0的源极，mn0的源极接地。mp0和mn0漏极处的电压被用于驱动输出开关mn3，作为Vg提供给mn3的栅极。输出开关mn3的源极接地，并且从mn3的漏极得到输出电压Vout。mn3的阈值电压是V_TH，V_TH＜V_DD。

图2图示了图1中的驱动器电路在断开输出开关mn3的过程中的Vin，Vg和Vout的波形。当输入电压Vin为低时，mp0导通，mn0不导通，以及Vg≈V_DD。因此，mn3导通，Vout为低。当输入电压Vin变高时，mp0在Vin达到其阈值电压时将停止导通；mn0在Vin达到其阈值电压时将变为导通。当mn0导通时，它可以拉低Vg。当Vg降到mn3的阈值电压V_TH之下时，mn3的传导性降低，以及Vout开始从低到高的跳变。

从Vin变化到输出电压Vout的跳变开始的时点测量传播延迟。传播延迟可通过驱动器，或更具体的说mn0的强度来控制，这是因为mn0的驱动强度越强，Vg被拉低得越快，由此传播延迟越短。图2图示了当使用带有强驱动强度的mn0时的Vin，Vg和Vout的波形，图3图示了当使用带有弱驱动强度的mn0时这些信号的波形。如图所示，当使用带有强驱动强度的mn0时，传播延迟较短；但Vout上的跳变迅速，导致更多的电磁干扰(EMI)。相反，当使用带有弱驱动强度的mn0时，Vout上的跳变较慢，这将有利于电磁干扰(EMI)性能，但传播延迟会很长。

调节mn0的灌电流容量可改变输出跳变变化率，但其也会影响传播延迟。

因此，理想的是提供用于输出开关的驱动器，在输出开关的输出电压处具有短的传播延迟和缓慢的跳变。

附图说明

因此当前发明的特征能被理解，下面描述了若干附图。然而，需要注意的是，附图仅图解了发明的特别的实施例，因此不应被认为是对其范围的限制，因为本发明可包括其它等同的有效实施例。

图1图示了用于输出开关的现有技术的驱动器电路。

图2图示了当使用强驱动电路时，在断开输出开关的过程中图1中电路的信号波形。

图3图示了当使用弱驱动电路时，在断开输出开关的过程中图1中电路的信号波形。

图4图示了根据本发明的一个实施例的用于输出开关的驱动器电路。

图5图示了根据本发明的一个实施例的在断开输出开关的过程中，图4的驱动器电路中的信号波形。

图6A图示了根据本发明的一个实施例的用于输出开关的驱动器电路。

图6B图示了根据本发明的一个实施例的图6A中的驱动器电路的信号波形。

图7图示了根据本发明的一个实施例的用于输出开关的驱动器电路。

图8图示了根据本发明的一个实施例的用于输出开关的驱动器电路。

具体实施方式