[发明专利]具有用于编程、验证和读取的参考电压电平的适应性设置的非易失性多电平存储器

说明书

技术领域

本发明涉及存储器器件。

背景技术

半导体存储器已经变得日益普遍用于各种电子设备中。例如，非易失性半导体存储器用在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。电可擦除可编程只读存储器(EEPROM)和闪存位列最普遍的非易失性半导体存储器之中。与传统的全特征的EEPROM相比，利用也是一种类型的EEPROM的闪存，整个存储器阵列或者存储器的一部分的内容可以在一步(one step)中被擦除。

传统的EEPROM和闪存两者都利用位于半导体衬底中的沟道区上方并与之隔离的浮置栅极。该浮置栅极位于源极区和漏极区之间。在浮置栅极上并与之隔离地提供控制栅极。因此形成的晶体管的阈值电压(V_TH)由在浮置栅极上保持的电荷量来控制。就是说，在晶体管导通以允许其源极和漏极之间导电之前必须施加到控制栅极的电压的最小量由浮置栅极上的电荷水平来控制。

一些EEPROM和闪存器件具有用于存储两个范围的电荷的浮置栅极，因此，可以在两个状态、例如擦除状态和编程状态之间编程/擦除存储器元件。这样的闪存器件有时被称为二进制闪存器件，因为每个存储器元件可以存储一位数据。

传统地，每单元存储一位的存储器被称为“单电平单元”(SLC)存储器，并且每单元存储多于一位的存储器被称为“多电平单元”(MLC)存储器。例如，当MLC存储器元件被放置在与四个不同的阈值电压范围对应的四个离散电荷带(charge band)之一中时，每个MLC存储器元件可以存储两位数据。

通常，在编程操作期间施加到控制栅极的编程电压V_PGM被施加为幅度随时间增加的一系列脉冲。在一种可能的方法中，脉冲的量值随每个连续的脉冲增加预定步长大小，例如0.2-0.4V。V_PGM可以被施加到闪存元件的控制栅极。在编程脉冲之间的时段中，实行验证操作。就是说，在连续的编程脉冲之间读取正被并行编程的一组元件的每个元件的编程电平以确定其是否等于或大于该元件正被编程到的验证电平。对于多状态闪存元件的阵列，可以对元件的每个状态进行验证步骤以确定该元件是否已经达到其数据相关的验证电平。例如，能够以四个状态存储数据的多状态存储器元件可能需要对于三个比较点进行验证操作。

此外，当对EEPROM或诸如NAND串中的NAND闪存器件的闪存器件编程时，通常V_PGM被施加到控制栅极，并且位线接地，致使来自单元或者存储器元件、例如存储元件的沟道的电子被注入到浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变为负充电，并且存储器元件的阈值电压升高，使得存储器元件被认为处于已编程状态。可以在题为“Source Side SelfBoostingTechnique For Non-Volatile Memory(非易失性存储器的源极侧自升压技术)”的美国专利6859397以及在2005年2月3日公开的题为“Detecting OverProgrammed Memory(对被编程的存储器的检测)”的美国专利申请公开2005/0024939中可以找到关于这样的编程的更多信息，两者整体通过引用被并于此。

此外，在读取操作期间，读取参考电压被施加到要被读取的一组存储元件，并且确定哪个读取参考电压致使存储元件变得导电。该读取参考电压被设置为允许区分存储元件的数据状态。

但是，在编程、验证和读取期间使用的电压通常是固定的并且并未考虑阈值电压分布可能变化的事实。例如，阈值电压分布可以由于诸如编程干扰的问题而变化。因此，使用固定的编程、验证和读取电压导致非最优化的性能。

发明内容

本发明提供了设置诸如用于写入、读取和验证操作的电压电平以最优化性能的非易失性存储系统。

在一个实施例中，存储系统包括作为多电平存储元件的各个组的非易失性存储元件、非易失性存储位置以及至少一个控制电路。所述至少一个控制电路：a)测量对于各个组的非易失性存储元件的各个阈值电压分布，b)基于相应的阈值电压分布，确定对于每个相应组的非易失性存储元件的相应组的电压，其中该相应组的电压被定制用于相应组的非易失性存储元件，c)将每组电压存储在所述非易失性存储位置中，以及d)在存储之后，从所述非易失性存储位置获取各个组的电压中的至少一组，并使用各个组的电压中的该至少一组来进行涉及各个组的非易失性存储元件中的至少一组的写操作。