[发明专利]包含多栅极晶体管的系统和装置及其使用、制造和操作方法

说明书

技术领域

本发明的实施例大体上涉及电子装置，且更具体来说，在特定实施例中，涉及鳍式场效晶体管。

背景技术

鳍式场效晶体管(finFET)常围绕从衬底大体上垂直延伸的鳍(例如，高、薄半导电构件)建构。通常，栅极通过共形地使鳍的一侧升高高于顶部且使鳍的另一侧下降而横贯鳍。通常，源极和漏极位于鳍中的栅极的相对侧上。在操作中，通过源极与漏极之间的鳍的电流是通过选择性地激励栅极来控制。

常规finFET难以制造为集成电路。通常，制造商努力将finFET制造得尽可能小以增加每一制造进程所构造的芯片的数目，或通过增加每一芯片中的finFET的数目来增加其功能性。然而，一些常规finFET当按比例缩放到小于特定大小时呈现较低产量，因为难以将光刻设备与小结构对准。此挑战因一些常规装置的制造过程中所涉及的光刻步骤的数目而加剧。举例而言，一些finFET是以三个或三个以上光刻步骤形成，且每一步骤引入了未对准光掩模的另一可能性。

附图说明

图1到图23说明根据本技术的实施例的制造工艺的实例。

具体实施方式

以下描述本发明的各个实施例。为了提供这些实施例的简明描述，并非实际实施方案的所有特征均描述于本说明书中。应了解，在任何所述实际实施方案的开发过程中，如同在任何工程或设计工程中，必须作出许多实施方案特定的决策以实现开发者的特定目标，例如，顺应系统相关和商业相关的约束，所述目标在不同实施方案之间可彼此不同。此外，应了解，此开发工作量可能为复杂且耗时的，然而，对于具有本揭示案的益处的一般技术者而言将为设计、生产和制造中的例行任务。

可由新制造工艺的特定实施例减轻以上论述的问题中的一些。以下描述的这些实施例通过两个光刻步骤来构造finFET：一个光刻步骤界定大体上椭圆形区域，且另一个光刻步骤将大体上椭圆形区域分割为若干行，进而界定鳍。将光刻步骤的数目从三个或三个以上减少到两个减少了对准步骤的数目，且相信此情形潜在地增加制造工艺的产量。另外，因为第二光刻步骤对准于椭圆形而非圆形，所以对准裕量在椭圆形的长轴的方向上增加，进而潜在地进一步增加产量。

并非以下描述的所有实施例均解决以上论述的问题，且一些可解决关于常规finFET的其它问题。举例而言，一些实施例产生经布置而使得其源极或其漏极大体上沿直线定位的finFET。结果，在一些实施例中，大体上直导体可直接连接到沿所述线的源极或漏极中的每一者。相信此情形相对于一起伏以达到每一源极或漏极的导体而降低所述导体的阻抗。在另一实例中，以下描述的一些实施例通过相对深沟槽而将finFET彼此隔离。在一些常规装置中，finFET仅由其制造过程中所使用的最深沟槽部分围绕，因此finFET可比其它finFET与邻近finFET更好地隔离。如下文所解释，本发明工艺的一些实施例形成由在制造过程中所使用的最深沟槽实质上或完全围绕的finFET。结果，相信一些实施例比特定常规装置更好地隔离finFET。

如图1中所说明，制造工艺开始于提供衬底110。衬底110可包含例如单晶或多晶硅、砷化镓、磷化铟等半导电材料或具有半导体性质的其它材料。或者或另外，衬底110可包含非半导体表面(可在其上构造电子装置)，例如，塑料或陶瓷工作表面。举例而言，衬底110可为未经处理的整个晶片、部分处理的整个晶片、充分处理的整个晶片、分割的晶片的一部分或经封装电子装置中的分割的晶片的一部分的形式。

衬底110可包含上掺杂层112和下掺杂层114。上掺杂层112和下掺杂层114可经不同掺杂。举例而言，上掺杂层112可为N+材料且下掺杂层114可为P-材料。上掺杂层112的深度在衬底110的实质部分上(例如，遍及存储器装置的阵列区域的实质部分)可为大体上均匀的。可通过植入或扩散掺杂剂材料来形成上掺杂层112和下掺杂层114。或者或另外，这些层112和/或114中的一者或两者可在衬底110的全部或部分的生长或沉积期间(例如，在半导材料的外延沉积期间或在可切割出晶片的半导电锭的生长期间)经掺杂。如下文参考图20所解释，在后续处理之后，来自上掺杂层112的材料可形成晶体管的源极和漏极两者，且来自下掺杂层114的材料可形成晶体管的通道。