[发明专利]包含用于高密度互连的硅贴片的微电子封装及其制造方法

说明书

技术领域

本发明所公开的实施例总体上涉及微电子封装，更具体而言，涉及微电子封装内的电连接。

背景技术

为了提高性能，中央处理单元(CPU)产品越来越多地在CPU封装内以并排或者其它的多芯片模块(MCU)的方式集成多个管芯。这种发展连同诸如长期以来的越来越朝着小型化发展的趋势的其它因素导致微电子工业的如下情况：在可用的空间中可能无法容纳足够数量的管芯连接(通过每层上管芯边缘的每毫米(mm)的输入/输出(I/O)来测量)。管芯连接的数量不足将限制受影响的管芯接口的带宽能力，并且从而使逻辑-逻辑和/或逻辑-存储器的通信受到影响。当前改进的方法通过缩放可控坍塌芯片连接(C4)互连来增大I/O密度，将来至少对于一些应用来说衬底的行/间隔将会相当不充足。

附图说明

通过结合附图来阅读下面的具体描述，将更好地理解所公开的实施例，在附图中：

图1是根据本发明的实施例的微电子封装的平面视图；

图2是根据本发明的实施例的图1的微电子封装的截面图；

图3-5是根据本发明的各个实施例的图1和图2的微电子封装的一部分的截面图；以及

图6是示出了制造根据本发明的实施例的微电子封装的方法的流程图。

为了例示的简单性和清楚性，附图示出了结构的概括方式，并且可以省略对公知特征和技术的描述和具体细节，以避免不必要地使对本发明所描述实施例的讨论难以理解。此外，附图中的元件不一定是按比例绘制的。例如，可以相对于其他元件放大附图中的一些元件的尺寸，从而有助于改善对本发明的实施例的理解。不同附图中的相同附图标记表示相同的元件，然而类似的附图标记不一定表示类似的元件。

如果存在的话，说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”，等等用于在类似元件之间进行区分，而不一定用于描述特定的连续顺序或者时间顺序。应理解这样使用的术语在适当的情况下是可互换的，使得这里所描述的本发明的实施例能够例如以除了这里例示或者以其它方式描述的那些顺序之外的顺序进行操作。类似地，如果方法在这里被描述为包括一系列步骤，这里所描述的这些步骤的顺序不一定是可以执行这些步骤的唯一顺序，并且某些所提到的步骤可能可以被省略和/或可能可以将这里未描述的某些其它步骤添加到该方法中。此外，术语“包括”、“包含”、“具有”及其任意的变型旨在覆盖非排它性的包括，使得包括一系列组成部分的工艺、方法、物品或装置不必限于这些组成部分，而是可以包括没有明确列出的或者这些工艺、方法、物品或装置固有的其他组成部分。

如果存在的话，说明书和权利要求中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、“上方”、“下方”，等等均用于说明性的目的，而不一定用于描述固定不变的相对位置。应理解这样使用的术语在适当的情况下是可互换的，使得这里所描述的本发明的实施例能够例如以这里例示或者以其它方式描述的那些取向之外的其它取向进行操作。这里所使用的术语“耦合”被定义为直接地或者间接地以电气或者非电气方式进行连接。在这里被描述为彼此“相邻”的对象可以彼此物理接触、彼此非常接近、或者彼此总体上位于相同的区域或者范围中，应该视使用该短语的语境而定。在这里，短语“在一个实施例中”的出现不一定都是指相同的实施例。

具体实施方式

在本发明的一个实施例中，微电子封装包括：衬底；嵌入所述衬底中的硅贴片(patch)；位于所述硅贴片的第一位置处的第一互连结构和位于所述硅贴片的第二位置处的第二互连结构；以及所述硅贴片中将所述第一互连结构和所述第二互连结构彼此连接的导电线。

本发明的实施例可以提供明显增加的I/O密度，并且因此为在微电子封装中的管芯之间进行通信提供了明显增大的带宽。一般来说，本发明的实施例利用高密度的焊料凸块和细线嵌入硅片，其中使用传统的硅工艺来制造所述细线。具有逻辑或者存储器管芯的组件可以使用本领域公知的传统组装工艺。

例如，具有10微米(在下文中，称为“微米”或者“μm”)的行/间隔的150μm的最小互连间距产生大约28 I/O每毫米每层的I/O密度。如果这些值缩减到例如80μm的间距和2μm的行/间隔，所述I/O密度将增加到大约100 I/O每毫米每层。除了这种I/O密度将提供的极大提高的通信带宽之外，(至少部分)由于硅工艺技术的成熟，本发明的实施例还可以实现改进的组装工艺。因此，本发明的实施例提供了一种在逻辑-逻辑管芯和/或逻辑-存储器管芯之间制造高密度互连的新方法，从而实现了满足未来的需求所需的高带宽的互连。