[发明专利]电平移位电路和方法

权利要求书

1.一种电路装置，其包括：

输入，其用以接收输入电压信号；

输出，其用以提供经电平移位的电压信号；

第一弱态保持路径，其耦合到所述输入；

第二弱态保持路径，其耦合到所述输出；

电压上拉逻辑电路，其耦合到所述第一弱态保持路径且耦合到所述第二弱态保持路径；以及

控制路径，其耦合到所述电压上拉逻辑电路以选择性地控制所述电压上拉逻辑电路的激活。

2.根据权利要求1所述的电路装置，其中所述控制路径包括从所述输出到所述电压上拉逻辑电路的自计时反馈路径。

3.根据权利要求1所述的电路装置，其中所述控制路径将所述输入耦合到所述电压上拉逻辑电路。

4.根据权利要求3所述的电路装置，其中所述控制路径包括用以提供计时延迟的延迟逻辑电路。

5.根据权利要求4所述的电路装置，其中所述延迟逻辑电路包含可调整延迟组件。

6.根据权利要求1所述的电路装置，其中所述第一弱态保持路径包括：

第一弱p沟道晶体管，其包含耦合到电源电压的第一端子、耦合到所述第二弱态保持路径的控制端子，和第三端子；

第二弱p沟道晶体管，其包含耦合到所述第三端子的第四端子、耦合到所述输入的第二控制端子，和耦合到节点的第五端子，所述节点耦合到所述电压上拉逻辑电路；以及

强n沟道晶体管，其包含耦合到所述节点的第六端子、耦合到所述输入的第三控制端子，和耦合到第二电源电压的第七端子。

7.根据权利要求1所述的电路装置，其中所述第二弱态保持路径包括串联布置的多个弱p沟道晶体管和一强n沟道晶体管。

8.根据权利要求1所述的电路装置，其中所述电压上拉逻辑电路包括：

包含至少一个第一晶体管的第一强上拉路径，和包含至少一个第二晶体管的第二强上拉路径，所述至少一个第二晶体管耦合到所述至少一个第一晶体管。

9.根据权利要求8所述的电路装置，其中所述第一强上拉路径和所述第二强上拉路径经由反相器耦合。

10.根据权利要求1所述的电路装置，其中所述第一弱态保持路径和所述第二弱态保持路径经由反相器耦合。

11.根据权利要求10所述的电路装置，其中所述第一弱态保持路径耦合到所述第二强上拉路径，且其中所述第二弱态保持路径耦合到所述第一强上拉路径。

12.根据权利要求1所述的电路装置，其中所述控制路径耦合到反相器的输出，所述反相器耦合到所述第二弱态保持路径的元件。

13.一种系统，其包括：

存储器阵列；

第一输入，其通过第一电平移位电路耦合到所述存储器阵列；

第二输入，其通过第二电平移位电路耦合到所述存储器阵列；

其中所述第一电平移位电路包括：

输入，其用以接收所述第一输入；

输出，其用以将第一经电平移位的电压信号提供到所述存储器阵列；

第一弱态保持路径，其耦合到所述输入且耦合到所述输出；

交叉耦合电路，其耦合到所述第一弱态保持路径；

电压上拉逻辑电路，其耦合到所述第一弱态保持路径；以及

控制路径，其耦合到所述电压上拉逻辑电路以选择性地控制所述电压上拉逻辑电路的激活。

14.根据权利要求13所述的系统，其中所述交叉耦合电路包含第二弱态保持路径；

15.根据权利要求13所述的系统，其中所述存储器阵列由处于第二电压电平的电源供电，且其中所述第一输入和所述第二输入中的至少一者处于第一电压电平。

16.根据权利要求15所述的系统，其中所述第一电压电平小于所述第二电压电平。

17.一种方法，其包括：

在包含电压上拉逻辑的电平移位电路的输入处接收输入电压；

从所述电平移位电路提供输出信号；以及

选择性地激活所述电平移位电路的所述电压上拉逻辑电路。

18.根据权利要求17所述的方法，其进一步包括将控制信号提供到所述电压上拉逻辑电路。