[发明专利]执行单元内的数据转发系统和方法

权利要求书

1.一种方法，其包含：

在执行单元处的回写阶段期间，将与来自第一指令的执行的待写入到寄存器堆的结果相关联的写入识别符与同具有多个执行单元的交错式多线程(IMT)处理器内的执行管线处的第二指令相关联的读取识别符比较；以及

当所述写入识别符与所述读取识别符匹配时，将所述结果存储在所述执行单元的本机存储器处以供所述执行单元在后续读取阶段中使用。

2.根据权利要求1所述的方法，其中当所述写入识别符不与所述读取识别符匹配时，所述方法进一步包含将所述结果写入到所述寄存器堆而不将所述结果存储在所述本机存储器处。

3.根据权利要求1所述的方法，其进一步包含使用存储在所述本机存储器处的所述结果在所述执行单元处执行指令包。

4.根据权利要求1所述的方法，其进一步包含：

识别所述写入识别符中所包括的一个或一个以上零值位；以及

产生用于减少到所述执行单元内与所述一个或一个以上零值位相关联的数据路径的电力的指示符。

5.根据权利要求1所述的方法，其进一步包含：

当所述写入识别符与所述读取识别符匹配时，产生数据转发启用输出指示符；以及

响应于所述数据转发启用输出指示符而选择性地停用寄存器堆的槽。

6.根据权利要求5所述的方法，其进一步包含：

产生与所述数据转发启用输出指示符有关的选择信号；以及

将来自所述寄存器堆的输出或来自所述本机存储器的所述结果中的一者选择性地提供到所述执行单元以供在执行所述第二指令时使用。

7.根据权利要求1所述的方法，其进一步包含：

检查根据所述第一指令的第一存储器地址计算的所述第二指令的第二存储器地址的进位位，以确定所述第二存储器地址及所述第一存储器地址是否与高速缓冲存储器线相关联；以及

当与所述第二存储器地址相关联的第二高速缓冲存储器线地址与同所述第一存储器地址相关联的第一高速缓冲存储器线地址匹配时，从多路高速缓冲存储器检索数据而不执行标记阵列查找操作。

8.一种方法，其包含：

根据与第一指令包相关联的第一地址确定与第二指令包相关联的第二地址；

检查数据单元的加法器的进位位以确定是否确定所述第二地址跨越了与多路高速缓冲存储器相关联的高速缓冲存储器线的边界；以及

当未跨越所述边界时，存取所述多路高速缓冲存储器以使用根据先前标记阵列查找操作确定的与所述第一地址相关联的标记阵列数据及翻译旁视缓冲器(TLB)查找数据从所述第二地址检索数据。

9.根据权利要求8所述的方法，其中当跨越高速缓冲存储器线边界时，所述方法进一步包含执行标记阵列查找操作以确定与所述第二指令相关联的标记阵列信息而不执行翻译旁视缓冲器(TLB)查找操作。

10.根据权利要求9所述的方法，其进一步包含使用所述标记阵列信息从所述多路高速缓冲存储器读取数据。

11.根据权利要求8所述的方法，其中所述第一地址包含第一存储器读取地址，且所述第二地址包含第二存储器读取地址。

12.根据权利要求8所述的方法，其进一步包含：

将所述第二地址与同根据执行所述第一指令包而确定的结果相关联的第一写入地址比较；以及

当所述第一写入地址与所述第二地址匹配时，将所述结果存储在执行单元内的本机存储器处以供在执行所述第二指令包时使用。

13.根据权利要求12所述的方法，其进一步包含：

从所述本机存储器检索所述结果；以及

使用所述所检索的结果执行所述第二指令包。

14.根据权利要求8所述的方法，其中当跨越页边界时，所述方法进一步包含：

执行翻译旁视缓冲器(TLB)查找操作以将所述第二地址转换成与所述多路高速缓冲存储器相关联的物理地址；

执行标记阵列查找操作以确定标记信息；以及

基于所述标记信息及所述物理地址而存取存储器。

15.根据权利要求8所述的方法，其中使用相对寻址根据所述第一地址确定所述第二地址。