[发明专利]用于抗软错误的电子设备的布局方法以及抗辐射的逻辑单元

权利要求书

1.一种用于布局电子电路的方法，其中，所述电子电路包括接触区域，所述方法包括：

a.对于所述电路中的各接触区域确定由于在各接触区域附近发生的单粒子所导致的、对于所述电路中的一个或多个网络的电压状态的影响；

b.以如下方式对所述接触区域进行分类：识别单粒子对于所述电路中的网络的电压状态具有相反影响的接触区域，以及单粒子对于所述电路中的网络的电压状态具有非相反影响的接触区域；

c.以如下方式设置这些接触区域：当单粒子对于电路网络的电压状态具有相反影响时，就所述电路和设计规则允许尽可能相互近地设置相反的第一和第二接触区域；

d.设置对于所述电路中的网络的电压状态具有非相反影响的第一接触区域和第二接触区域，所述非相反影响由单粒子产生，其中，所述第一接触区域和所述第二接触区域是非邻接的，并且在所述第一接触区域和所述第二接触区域之间设置第三接触区域，其中，所述第三接触区域对于所述电路中的网络的电压状态具有与所述第一接触区域和所述第二接触区域的影响相反的影响，并且其中所述第三接触区域对于所述电路中的网络的电压状态的影响是由单粒子所产生的，以及

e.以如下方式调节所设置的接触区域上的单粒子影响的强度：相对的影响强度相同但相反。

2.根据权利要求(1)所述的方法，其中，所述电路具有携带相同信号(或信号和其反信号)的至少两个网络，其中，这些网络中的每一个具有单粒子对所述两个网络的电压状态具有相反影响的至少两个接触区域，所述方法包括：

a.设置各自来自单独冗余网络的第一接触区域和第二接触区域，单粒子具有改变两个冗余网络上的电压状态的影响，其中，所述第一接触区域和所述第二接触区域非邻接，并且在所述第一接触区域和所述第二接触区域之间设置第三接触区域，所述第三接触区域对于所述冗余网络至少之一的电压状态具有影响，并且其中所述第三接触区域的影响是由单粒子产生的且与所述第一接触区域和所述第二接触区域的影响相反，以及

b.以如下方式调节所设置的接触区域上的单粒子影响的强度：影响(穿过)所述两个冗余网络的任何单粒子最大能够改变所述网络之一而不是两个网络的状态。

3.根据权利要求1或2所述的方法，其中，所述电路利用MOSFET器件，所述方法还包括：

a.识别不直接与电源网络(VSS，VDD)连接的全部MOSFET源极(S)和漏极(D)掺杂区域，作为权利要求(1)和(2)所述的接触区域；以及

b.识别n型MOSFET漏极或源极作为单粒子具有将与该接触区域相连接的网络的电压状态拉低的影响的接触区域，并且识别p型MOSFET漏极或源极作为单粒子具有将与该接触区域相连接的网络的电压状态拉高的影响的接触区域。

4.根据权利要求3所述的方法，还包括：

a.在两个网络之间增加额外的MOSFET器件，所述额外的MOSFET器件在任何时间均以如下方式携带相反的电压状态(高/低电压电平)：如果所述网络之一(第一网络)受单粒子影响，使其电压状态改变，则所述额外的MOSFET器件启动，连接所述两个网络，因而确保第二网络的状态不改变；以及

b.通过额外的p型MOSFET连接所述两个网络中的p型MOSFET的源极或漏极，且其栅极连接到高电平电源网络(VDD)，并且通过额外的n型MOSFET连接所述两个网络中的n型MOSFET的源极或漏极，且其栅极连接到低电平电源网络(VSS)。

5.一种时序逻辑或存储器单元和布局，其使用两个或多个锁存器来存储元件的状态，各锁存器具有用于存储电压状态的至少一个网络以及用于存储该电压状态的相反值(反相)的至少一个网络，所述时序逻辑或存储器单元和布局包括：

a.按照如下方式的各网络(保持一定电压状态或其反相)的接触区域的布置：沿所述布局中的一条线对称地放置至少4个这些网络的接触区域，并且相对于彼此放置成使得没有两个接触区域：

i.携带相同的电压状态，并且单粒子对于网络的电压状态具有相同的影响；或

ii.携带不同的电压状态(即特定状态及其反相)，并且单粒子对于相邻设置的网络的数据(电压)具有相反的影响。