[实用新型]恒定电流产生电路

说明书

技术领域

本实用新型涉及一种恒定电流产生电路。

背景技术

在大屏幕显示驱动芯片或数模混合电路IP设计中，一个能在恶劣环境下正常工作的高抗干扰性恒定电流产生电路是必不可少的。

请参见图1，图1是一种现有技术的恒定电流产生电路的示意图。该恒定电流产生电路10包括一运算放大器11、参考电流产生电路和镜像电流晶体管对12、13。外界参考电压Vref提供给该运算放大器11的正输入端，使该运算放大器11的负输入端电压与该参考电压Vref相等，该参考电压Vref作用在电阻14上以产生预定电流。该预定电流经过镜像电流晶体管对12、13后输出。

该恒定电流产生电路10采用镜像电流晶体管对12、13输出电流，由于引入该镜像电流晶体管对12、13，往往会引入外部噪声，导致该恒定电流产生电路10的输出电流与预定电流之比跟该镜像电流晶体管对12、13的宽长比不成比例，从而使该恒定电流产生电路10的性能指标恶化。

实用新型内容

为了解决现有技术中的恒定电流产生电路因引入镜像电流晶体管对而导致的性能指标恶化的问题，有必要提供一种能够提高性能指标的恒定电流产生电路。

一种恒定电流产生电路，包括：预定电流产生电路，该预定电流产生电路产生预定电流；滤波电路，该滤波电路连接该预定电流产生电路，该滤波电路滤除该恒定电流产生电路的电源电压中的高频及谐波分量；镜像电流产生电路，该镜像电流产生电路连接该滤波电路，该镜像电流产生电路包括第一放大器和第一晶体管，该第一晶体管与该预定电流产生电路形成镜像连接，该第一放大器与该第一晶体管电压跟随连接；比例电流产生电路，该比例电流产生电路连接该镜像电流产生电路，该比例电流产生电路包括第二放大器、第三放大器、第二晶体管、第三晶体管，该第二放大器与该第二晶体管电压跟随连接，该第三放大器与该第三晶体管电压跟随连接，调整该第二、第三晶体管的宽长比调整该比例电流产生电路的输入输出电流比例。

其中，该预定电流产生电路包括第四放大器、第四晶体管、第五晶体管和第一电阻，该第四放大器的正输入端接收参考电压，负输入端经过该第一电阻接地，该第四晶体管的栅极连接该第四放大器的输出端，该第四晶体管的源极连接该第四放大器的负输入端，该第四晶体管的漏极连接该第五晶体管的漏极，该第五晶体管的漏极、栅极相连，该第五晶体管的源极接电压电源。该第四晶体管是NMOS晶体管，该第五晶体管是PMOS晶体管。

该滤波电路包括第二电阻、第三电阻、第一电容、第二电容，该第二电阻一端经过该第三电阻连接该第一晶体管的栅极，该第二电阻另一端连接该第五晶体管的栅极，该第一电容连接在该电压电源和该第二、第三电阻的节点之间，该第二电容连接在该电压电源和该第一晶体管的栅极之间。该第一晶体管与该第五晶体管形成镜像连接。

该镜像电流产生电路还包括第六晶体管，该第一晶体管的源极接电压电源，该第一晶体管的漏极连接该第一放大器的负输入端，该第一晶体管的栅极连接该第一放大器的正输入端，该第一放大器的输出端连接该第六晶体管的栅极，该第六晶体管的源极连接该第一晶体管的漏极，该第六晶体管的漏极连接该第二晶体管的漏极。该第一、第六晶体管是PMOS晶体管。

该第二晶体管的源极接地，该第二晶体管的栅极连接该第二放大器的输出端和该第三放大器的正输入端，该第二放大器的正输入端接收参考电压的分压值，该第二放大器的正、负输入端的电压跟随，该第三晶体管的栅极连接该第三放大器的负输入端，该第三晶体管的源极接地，该第三放大器正、负输入端的电压跟随，该第二、第三晶体管的栅极、源极、漏极电压一一对应相等。

该比例电流产生电路还包括第五放大器和第七晶体管，该第五放大器的负输入端连接该第二放大器的负输入端，该第五放大器的正输入端连接该第三晶体管的漏极，该第五放大器的输出端连接该第七晶体管的栅极，该第七晶体管的源极连接该第三晶体管的漏极。

该比例电流产生电路还包括第八、第九晶体管，该第八晶体管的栅极连接该第三放大器的输出端，该第八晶体管的源极接地，该第八晶体管的漏极连接该第九晶体管的源极，该第九晶体管的漏极连接电源电压，该第九晶体管的栅极接收外部电压。该第二、第三、第七、第八、第九晶体管为NMOS晶体管。