[实用新型]一种参考电压电路

说明书

技术领域

本实用新型涉及半导体电路技术领域，特别涉及一种参考电压电路。

背景技术

目前，参考电压电路被广泛应用在集成电路产品中，用来为集成电路产品提供参考电压。集成电路产品的稳定性直接取决于所述参考电压电路的稳定性，例如当参考电压电路受到温度、环境等影响提供的参考电压值发生变化，必然会使得集成电路产品的性能发生变化。

参见图1，该图为现有技术中一种参考电压电路原理图。图2是图1对应的参考电压电路的元器件的剖面示意图。

参考图1和图2所示，耗尽型PMOS晶体管P1的栅极和源极耦接，增强型PMOS晶体管P2的栅极和漏极耦接，耗尽型PMOS晶体管P1漏极和增强型PMOS晶体管P2的源极耦接参考电压器件的输出端。

其中，晶体管P1为耗尽型PMOS晶体管，并且为掩埋沟道工艺，采用N型多晶硅作为栅极。

晶体管P2为增强型PMOS晶体管，并且为表面沟道工艺，采用N型多晶硅作为栅极。

因为在耗尽型PMOS晶体管P1和增强型PMOS晶体管P2的沟道杂质分布不同，因此两个晶体管的阈值电压和跨导随温度的变化相差很大。

因此上述现有的参考电压电路随温度的变化阈值电压和跨导容易发生变化，所以稳定性较差。

实用新型内容

本实用新型要解决的技术问题是提供一种参考电压电路，能够提高输出电压的稳定性。

本实用新型提供一种参考电压电路，包括第一增强型NMOS晶体管和第二增强型NMOS晶体管，所述第一增强型NMOS晶体管和第二增强型NMOS晶体管同为表面导电沟道型晶体管，且所述第一增强型NMOS晶体管和第二增强型NMOS晶体管的导电沟道完全相同，其中第一增强型NMOS晶体管的栅极为P型掺杂，第二增强型NMOS晶体管的栅极为N型掺杂。

优选地，所述第一增强型NMOS晶体管和第二增强型NMOS晶体管位于同一种类型的P阱中，且P阱的离子浓度分布相同。

优选地，所述第一增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同时源极接地，漏极通过第一电流源接电源；

所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同时源极通过第二电流源接地；

所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。

优选地，所述第一增强型NMOS晶体管的漏极和栅极耦接，衬底和源极耦接，同时源极接地，漏极通过第三电流源接电源；

所述第二增强型NMOS晶体管的漏极和栅极耦接，衬底接地，同时源极通过第四电流源接地；

所述第一增强型NMOS晶体管的栅极和第二增强型NMOS晶体管的栅极耦接；所述第二增强型NMOS晶体管的源极作为参考电压输出端。

优选地，还包括第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接；

所述第二PMOS晶体管的衬底和源极耦接；

所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极耦接，所述第一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源；

所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦接；

所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地；

所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦接；

所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源极通过第一电阻接地；同时，源极作为参考电压的输出端；

所述第一增强型NMOS晶体管的栅极和所述第二增强型NMOS晶体管的栅极耦接。

优选地，还包括第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的栅极和漏极耦接，衬底和源极耦接；

所述第二PMOS晶体管的衬底和源极耦接；

所述第一PMOS晶体管的栅极和第二PMOS晶体管的栅极耦接，所述第一PMOS晶体管的源极和第二PMOS晶体管的源极均接电源；

所述第一PMOS晶体管的漏极与所述第一增强型NMOS晶体管的漏极耦接；

所述第一增强型NMOS晶体管的衬底与源极耦接，源极接地；

所述第二增强型NMOS晶体管的漏极与所述第二PMOS晶体管的漏极耦接；

所述第二增强型NMOS晶体管的栅极与漏极耦接，衬底与源极耦接，源极通过第五电流源接地；同时，源极作为参考电压的输出端；