[实用新型]一种基于FPGA和三模冗余思想的实时高可靠译码芯片

说明书

技术领域

本实用新型涉及一种基于FPGA和三模冗余思想的实时高可靠译码芯片。该译码芯片采用国内外市场上流行的FPGA(Field Programmable Gate Array，即现场可编程门阵列)以及相应的外围电路进行设计。设计者可以根据需要对该基于三模冗余思想的实时高可靠译码器的硬件结构、功能特点、资源占用等进行灵活构建与参数配置，从而在相当短的周期内用很低的成本就可以开发出目标产品。属于通信技术领域。

背景技术

1948年香农提出了噪声信道编码理论，其核心是通过适当的编码后，当信息传输率小于信道容量时，能够高效无误地传输。此后数字通信中的信道编码，无论是在理论上还是在实践上都得到快速的发展。随着数字通信的发展，人们对信号的可靠性与有效性的要求日益增高，更多的编译码思想与方法应用于信道编译码。然而任何编译码算法都不是一成不变的，可以通过局部或部分算法思想的改善以及结构的改进来改变译码的速度、效率等性能。

目前，主要的译码方法有：

1、在具体的情况下采用一种有效的译码方法，在不同的译码情况下采用不同的译码方法得到不同的译码效果。但该种单一的译码方法的可靠性存在着不足之处，不能满足一些对误码率要求严格的系统的需要，还有待于进一步提高。

2、在编码时采用多种不同的编码方法串行编码。在解码过程中，按着编码时用到的不同方式逆向串行译码，以提高译码可靠性。但该种译码方法的时间开销往往很大，不能满足大数据量系统的高速实时译码的需求。

然而，近年来的大量研究与实验表明：由于野外露天、空间、矿山等恶劣环境现场的高噪声以及一些对于实时高可靠性译码具有严格要求的系统，使本已成熟应用的传统译码系统在此类应用场合中遇到重重困难，严重制约了传统译码系统在该类应用场合中的推广和使用，而目前的卫星有效载荷设备、野外露天环境监测、矿山监测系统的数据传输过程中已经提出了对于实时性、高速率、高可靠译码的更高应用要求。现实告诉我们：不能照搬传统的系统译码方式来解决上述问题。因此，设计一款实时性强、可靠性高的译码器成为一项具有意义的研究工作。

三模冗余技术是数字系统故障容错技术的一种重要手段。该容错技术基于多数表决的思想，即认为“多数者的意见是正确的”。具体做法是把输入信号同时送到三个完全相同的模块，再把它们的输出都送到一个“多数表决器”的输入端，然后把表决器的输出作为整个系统的输出。当三模都可以正常工作或者三模中任意二模可以正常工作时，该系统都能获得可靠的结果。

正是基于这种三模冗余的思想，使得设计一款实时高可靠性译码器成为可能。我们将利用FPGA芯片完成整个译码器所需的全部核心电路(例如实时高可靠译码IP(IntellectualProperty，知识产权)核模块、FIFO(First In First Out，先进先出))存储器模块、时钟管理模块和各种通信接口等)的设计，并且把整个译码系统放在同一芯片上，就可以大幅缩小整个系统所占的面积，同时还会减少外围驱动接口单元及电路板间的信号传递，加快数据处理的速度，同时内嵌的线路还可以避免外部电路板上信号传递所造成的系统干扰.从而获得实时性和高可靠性.

其中，FPGA是英文Field-Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。整个系统在单一的FPGA中实现，使得所设计的电路系统在其规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发成本、产品维护及其硬件升级等方面实现最优化。FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

其中，IP核是具有知识产权的集成电路芯片硬核或者软核的简称，IP核是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片。利用IP核设计电子系统，引用方便，修改基本元件的功能容易。其作用是把一组拥有知识产权的电路设计集合在一起，构成芯片的基本单位，以供设计者进行电路设计时“搭积木”之用。其实可以把IP核理解为一颗ASIC，以前是ASIC做好以后供大家在PCB上使用，现在是IP核做好以后让大家集成在更大的芯片里使用。

实用新型内容