[实用新型]基于时间分集的低门限调制解调器

权利要求书

1.一种基于时间分集的低门限调制解调器，它包括辅助复/分接器(1)、时间分集信号产生器(2)、FSK低中频调制器(3)、D/A变换器(4)、本振模块(5)、混频器(6)、带通滤波器(7)、放大器(8)、中频放大器(9)、A/D变换器(10)、FFT检测器(11)、时间分集FSK解调器(12)、数字锁相环(13)，其特征在于：还包括时间分集信号产生器(2)、时间分集FSK解调器(12)；所述的辅助复/分接器(1)输入端口1、2通过信号线分别与数据入A、时钟入B连接，其输入端口7、8分别与时间分集FSK解调器(12)的输出端口3、4相连，其输出端口3、4通过信号线与数据出E、时钟出F相连，其输出端口5、6与时间分集信号产生器(2)输入端口1、2相连；FSK低中频调制器(3)的输入端口1与时间分集信号产生器的输出端口4相连，其输出端口3与D/A变换器(4)的输入端口1相连；混频器(6)的输入端口1与D/A变换器(4)的输出端口2相连，其输入端口2与本振模块5的输出端口1相连，其输出端口3与带通滤波器(7)的输入端口1相连；放大器(8)的输入端口1与带通滤波器(7)的输出端口2相连，其输出端口2通过中频电缆与中频信号输出端口C相连；中频放大器(9)的输入端口1通过中频电缆与接收信号输入端口D相连，其输出端口与A/D变换器(10)的输入端口1相连；FFT检测器(11)的输入端口1与A/D变换器(10)的输出端口2相连；时间分集FSK解调器(12)的输出端口3、4分别与辅助复/分接器(1)的输入端口8、7相连；数字锁相环(13)的输入端口1通过中频电缆与高稳钟输入端口G相连，其输出端口2、3、4分别与时间分集信号产生器(2)的输入端口3、FSK低中频调制器(3)的输入端口2、时间分集FSK解调器(12)的输入端口2相连。

2.根据权利要求1所述的基于时间分集的低门限调制解调器，其特征在于：时间分集信号产生器(2)包括信息分段处理器(15)、使能控制器(16)、分集缓存器(17-1至17-2)、时间分集帧头存储器(18)、读取控制计数器(19)、时间分集信号合成器(20)，所述的信息分段处理器(15)的输入端口1、2分别与辅助复/分接器(1)的输出端口5、6相连，其输出端口3、4分别与分集缓存器(17-1)、(17-2)的输入端口1相连，输入端口5与使能控制器(16)的输出端口1相连；分集缓存器(17-1至17-2)各输入端口2与读取控制技术器(19)的输出端口2、3相连，各输出端口3与时间分集信号合成器(20)的输入端口1、2相连；时间分集帧头存储器(18)的输入端口1与读取控制计数器(19)的输出端口1相连，其输出端口3与时间分集信号合成器(20)的输入端口3相连；时间分集信号合成器(20)的输出端口4与FSK低中频调制器(3)的输入端口1相连。

3.根据权利要求1所述的基于时间分集的低门限调制解调器，其特征在于：时间分集FSK解调器(12)包括串行积分器(21)、帧同步提取器(22)、并串转换器(23)、分集延迟器(24-1至24-4)、分集合并器(25)、输出缓存器(26)、判决输出器(27)，所述的积分器(21)的输入端口1与FFT检测器(11)的输出端口2相连，其输出端口2与并串转换器(23)的输入端口1相连；并串转换器(23)的输出端口2与帧同步提取器(22)的输入端口1相连，其3、4、5、6分别与分集延迟器(24-1至24-4)的输入端口1相连；分集合并器(25)的输入端口1、2、3、4分别与分集延迟器(24-1至24-4)的输出端口2相连，其输入端口5与帧同步提取器(22)的输出端口2相连，输出端口6与输出缓存器(26)的输入端口1相连；判决输出器(27)的输入端口1与输出缓存器(26)的输出端口2相连，其输出端口3、4分别与辅助复/分接器1的输入端口7、8相连。