[实用新型]基于现场可编程门阵列的转换装置无效

专利信息
申请号: 200920002729.7 申请日: 2009-01-20
公开(公告)号: CN201449727U 公开(公告)日: 2010-05-05
发明(设计)人: 何宏天 申请(专利权)人: 深圳市同洲电子股份有限公司
主分类号: G10L19/14 分类号: G10L19/14
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 逯长明
地址: 518057 广东省深圳市南*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 现场 可编程 门阵列 转换 装置
【说明书】:

技术领域

本实用新型涉及音频技术领域,尤其涉及一种基于现场可编程门阵列(FPGA,Field Programmable Gate Array)的转换装置。

背景技术

音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场,例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说,标准化的信息传输结构可以提高系统的适应性。集成电路互连语音(I2S,Inter-IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准,该总线专责于音频设备之间的数据传输,广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计,通过将数据和时钟信号分离,避免了因时差诱发的失真,为用户节省了购买抵抗音频抖动的专业设备的费用。

音频工程师协会/欧洲广播联盟(AES/EBU,Audio EngineeringSociety/European Broadcast Union),现已成为专业数字音频较为流行的标准。大量民用产品和专业音频数字设备都支持AES/EBU标准,在很多场景中,需要将AES/EBU格式的音频信号转化为I2S格式。

现有技术中通常使用硬件芯片实现,如DIR 9001。

串行AES/EBU音频信号输入DIR 9001,经内部锁相环(PLL,Phase LockedLoop)与时钟解码器恢复出时钟,再送到分配器(Divider),与晶振电路解码输出I2S主时钟(MCKO),位时钟(SCLK),左右时钟(LRCK);数据(SDATA)由双向数据解码器解码,在由串行音频格式程序转换,按照I2S格式输出得到。

在对现有技术的研究和实践过程中,发明人发现现有技术存在以下问题:

用于转换的硬件芯片价格较贵,导致转换成本较高,浪费资源,且芯片功能是固定的,灵活性较差。

实用新型内容

本实用新型实施例要解决的技术问题是提供一种基于现场可编程门阵列的转换装置及现场可编程门阵列,可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换,以节省成本,且使用比较灵活。

本实用新型实施例提供了一种基于现场可编程门阵列的转换装置,包括:锁相环、与所述锁相环连接的现场可编程门阵列;

音频工程师协会/欧洲广播联盟串行数据输入所述现场可编程门阵列后,配合所述锁相环分离所述音频工程师协会/欧洲广播联盟串行数据中的有效信号及辅助信号,在串行时钟下,顺序读入预定位数的数据,然后在并行时钟来临时,将预定位数的位数据并行读出,将读出的数据转换成集成电路互连语音音频格式,并进行并串转换,串行输出。

本实用新型实施例还提供了一种现场可编程门阵列,包括:串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器;

所述串/并转换器连接到所述过滤单元,所述音频工程师协会/欧洲广播联盟串行数据输入所述串/并转换器后,所述串/并转换器将所述音频工程师协会/欧洲广播联盟串行数据转换为并行数据发送到所述过滤单元,所述过滤单元通过外部锁相环进行同步锁定,来分离并行数据中的有效信号跟辅助信号,并将过滤后的信息保存到所述存储单元,控制单元接收所述锁相环输出的音频主时钟,所述控制单元对所述存储单元进行时钟控制、集成电路互连语音时序控制、读取使能控制,所述控制单元向所述时钟分频器输出集成电路互连语音主时钟,所述时钟分频器对所述集成电路互连语音主时钟进行分频输出位时钟与左右时钟,所述并串数位转换格式单元读取所述存储单元中存储的过滤后的信息,将所述过滤后的信息转换为串行数据放到集成电路互连语音格式的数据帧中输出。

由以上技术方案可以看出,由于可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换,具有便宜,使用灵活等特点。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的基于现场可编程门阵列的转换装置的结构示意图;

图2为本实用新型实施例提供的串/并转换器的结构示意图;

图3为本实用新型实施例提供的并串数位转换格式单元的结构示意图。

具体实施方式

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市同洲电子股份有限公司,未经深圳市同洲电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200920002729.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top