[实用新型]基于现场可编程门阵列的转换装置

权利要求书

1.一种基于现场可编程门阵列的转换装置，其特征在于，包括：锁相环电路、与所述锁相环电路连接的FPGA电路；

音频AES/EBU串行数据输入所述FPGA电路后，配合所述锁相环电路分离所述音频AES/EBU串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的有效信号数据，然后在并行时钟来临时，将预定位数的有效信号数据并行读出，将读出的数据转换成I2S音频格式，并进行并串转换，串行输出。

2.如权利要求1所述的基于现场可编程门阵列的转换装置，其特征在于，所述FPGA电路输出的采样时钟和外部视频时钟输入所述锁相环电路后由所述锁相环电路转换为音频主时钟输出。

3.如权利要求2所述的基于现场可编程门阵列的转换装置，其特征在于，所述FPGA电路包括：串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器；

所述串/并转换器连接到所述过滤单元，所述音频AES/EBU串行数据输入所述串/并转换器后，所述串/并转换器将所述音频AES/EBU串行数据转换为并行数据发送到所述过滤单元，所述过滤单元通过所述锁相环进行同步锁定，来分离并行数据中的有效信号跟辅助信号，并将过滤后的信息保存到所述存储单元，控制单元接收所述锁相环输出的音频主时钟，所述控制单元对所述存储单元进行时钟控制、I2S时序控制、读取使能控制，所述控制单元向所述时钟分频器输出I2S主时钟，所述时钟分频器对所述I2S主时钟进行分频输出位时钟与左右时钟，所述并串数位转换格式单元读取所述存储单元中存储的过滤后的信息，将所述过滤后的信息转换为串行数据放到I2S格式的数据帧中输出。

4.如权利要求3所述的基于现场可编程门阵列的转换装置，其特征在于，所述串/并转换器包括：移位寄存器，计数器；

所述音频AES/EBU串行数据输入所述移位寄存器后，所述移位寄存器在所述计数器计数到预定数值时，将寄存的数据并行输出。

5.如权利要求3所述的基于现场可编程门阵列S的转换装置，其特征在于，所述并串数位转换格式单元包括：并串数位转换器，计数器；

所述并串数位转换器读取所述存储单元中存储的过滤后的信息，在所述计数器等于预定数值时把读取到的信息顺序放到I2S格式的数据桢上，其它位添加默认值0，将并行数据转换为I2S格式的串行数据输出。