[发明专利]动态随机存取存储器的测试方法

说明书

技术领域

本发明涉及网络测试，尤其涉及一种动态随机存取存储器的测试方法。

背景技术

3C电子产品在出货之前一般会在生产线上由产品执行程式做自我检测(Self-testing)，例如做动态随机存取存储器(Dynamic Random Access Memory，DRAM)测试，以检测DRAM内部单元中是否有损坏或者其外部电路是否有线路发生断路或短路等现象，在现有技术中，DRAM的测试一般是利用DRAM的测试文件对DRAM的各个区域分别进行写入、读取及对比操作，然而，由于DRAM的测试文件本身是存储于待测的DRAM内，因此，DRAM的测试文件本身所占用的那块DRAM区域就无法直接测试，从而导致测试结果的不全面，不精确。

发明内容

有鉴于此，需提供一种动态随机存取存储器的测试方法，能对动态随机存取存储器的所有区域进行全面的检测，且能提高测试结果的精确度。

本发明实施方式所提供的动态随机存取存储器(DRAM)的测试方法，用于对DRAM的所有区域进行全面的检测，其中，所述DRAM位于系统芯片(System on Chip，SoC)的外部，所述DRAM存储有测试程序，所述SoC包括中央处理器(CPU)及随机存取存储器(RAM)，所述CPU包括有多个寄存器，包括以下步骤：将所述DRAM存储的测试程序复制到所述RAM；将所述DRAM的起始物理地址存储于所述CPU内的第一寄存器；将所述DRAM的结束物理地址存储于所述CPU内的第二寄存器；将测试字组数据写入到所述CPU内的第一寄存器所存储的所述DRAM的起始物理地址上；从所述DRAM的起始物理地址上读取所述测试字组数据；比较并判断从所述DRAM的起始物理地址上读取的所述测试字组数据是否与写入的测试字组数据相同；若相同，则将所述CPU内第一寄存器所存储的所述DRAM的起始物理地址累加一固定值，以形成下一个起始物理地址；判断所述下一个起始物理地址是否小于所述CPU内第二寄存器所存储的所述DRAM的结束物理地址；若所述下一个起始物理地址小于所述CPU内第二寄存器所存储的所述DRAM的结束物理地址，则将测试字组数据写入到所述下一个起始物理地址上，以继续测试；及若所述下一个起始物理地址大于或等于所述CPU内第二寄存器所存储的所述DRAM的结束物理地址，则返回测试结果并结束测试程序。

本发明实施方式所提供的动态随机存取存储器的测试方法，能对动态随机存取存储器的所有区域进行全面的检测，且能提高测试结果的精确度。

附图说明

图1为本发明一实施方式中的应用结构示意图。

图2为本发明一实施方式中的方法流程图。

图3为本发明一实施方式中步骤S202的详细流程图。

具体实施方式

请参阅图1，所示为本发明一实施方式中的应用结构示意图。在本实施方式中，系统芯片(System on Chip，SoC)10包括中央处理单元(Central Processing Unit，CPU)102以及随机存取存储器(Random Access Memory，RAM)104，动态随机存取存储器(DRAM)20位于SoC 10的外部，并存储有DRAM的测试程序20。

在本实施方式中，SoC芯片中包含有内部的RAM，可用来存储DRAM的测试程序数据，CPU包括多个寄存器(register)，不同的寄存器可用来存储不同的运算指令，其中，SoC芯片是通过系统总线与SoC芯片外部的DRAM进行通信。

请参阅图2，所示为本发明一实施方式中的方法流程图。

在步骤S202中，在进行DRAM测试之前，先将DRAM的测试程序复制到SoC芯片内部的RAM中。在本实施方式中，其复制的具体步骤如图3所示。

请参阅图3，所示为本发明一实施方式中步骤S202的详细流程图。

在步骤S2020中，将RAM的空闲区域的起始物理地址存储于CPU内的第三寄存器。在本实施方式中，CPU内包括有多个寄存器。

在步骤S2021中，将DRAM测试程序所占用的DRAM区域中的起始物理地址存储于CPU内的第四寄存器。

在步骤S2022中，将DRAM测试程序所占用的DRAM区域中的结束物理地址存储于CPU内的第五寄存器。