[发明专利]实现多线路E1捆绑的方法和网桥无效
| 申请号: | 200910265018.3 | 申请日: | 2009-12-29 |
| 公开(公告)号: | CN101789843A | 公开(公告)日: | 2010-07-28 |
| 发明(设计)人: | 刘进;李建国;冯克平 | 申请(专利权)人: | 迈普通信技术股份有限公司 |
| 主分类号: | H04L1/00 | 分类号: | H04L1/00;H04L29/08;H04L29/06;H04L12/56 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 610041 四川省*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 实现 线路 e1 捆绑 方法 | ||
1.实现多线路E1捆绑的方法,其特征在于,包括如下步骤:
a、在发送端,将业务数据按以太数据帧为单位分割成数据块,在向各个E1线路发送前,根据以太数据帧到达的先后顺序将数据块进行连续编号;
b、将携带编号信息的数据块添加控制信息后,按HDLC报文格式进行封装,且只能通过一条E1线路发送;
c、在接收端,将从各个E1线路接收的HDLC报文解封装后,先保存在对应的接收缓冲区中,然后按编号顺序取出数据块,去掉编号信息即可恢复出原始的以太数据帧。
2.根据权利要求1所述实现多线路E1捆绑的方法,其特征在于,步骤b中,发送端的各个E1线路设置相同的发送缓冲区,根据各个E1发送缓冲区的水位状态,将HDLC报文发送到最空闲的E1线路上。
3.根据权利要求1或2所述实现多线路E1捆绑的方法,其特征在于,步骤b中,所述数据块的编号信息采用2字节长度字段,添加在数据块的以太帧的帧头前面。
4.根据权利要求3所述实现多线路E1捆绑的方法,其特征在于,步骤b中,所述的控制信息包括该报文是否数据报文的标识。
5.根据权利要求3所述实现多线路E1捆绑的方法,其特征在于,所述的发送端为网桥或者路由设备。
6.根据权利要求5所述实现多线路E1捆绑的方法,其特征在于,所述的接收端为网桥或者路由设备。
7.实现多线路E1捆绑的网桥,包括CPU控制模块,以太网桥模块,多E1线路模块,随机存储器,其特征在于,所述网桥还包括多线路捆绑模块,所述多线路捆绑模块包括连接CPU控制模块的CPU接口模块、连接以太网桥模块的以太网桥接口模块和连接多E1线路模块的E1接口模块,还包括:
数据块编号模块:分别与以太网桥接口模块和HDLC收发控制模块连接,用于将从以太网桥接口模块收的以太数据帧划分为数据块,并进行顺序编号;
HDLC收发控制器模块:分别与数据块编号模块和发送调度模块连接;用于把每个携带编号信息和控制信息的数据块按HDLC帧格式进行封装;
发送调度模块,分别与HDLC收发控制模块和E1接口模块连接;用于根据各个E1接口模块的发送缓冲状态,将按HDLC帧格式封装好的报文放入到最空闲的E1线路对应的缓冲区中。
8.如权利要求7所述实现多线路E1捆绑的网桥,其特征在于,所述HDLC收发控制器模块还与E1接口模块连接,用于当从E1接口模块接收数据后,把来自不同E1线路模块的数据进行HDLC解封装,然后把解封装出来的数据块存放在随机存储器中。
9.如权利要求7或8所述实现多线路E1捆绑的网桥,其特征在于,所述多线路捆绑模块,还包括接收排序模块,用于当从E1接口模块接收数据时,按编号顺序从随机存储器取出数据块,去掉编号等信息后恢复出原始的以太帧。
10.如权利要求9所述实现多线路E1捆绑的网桥,其特征在于,所述多线路捆绑模块是指FPGA功能模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司,未经迈普通信技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910265018.3/1.html,转载请声明来源钻瓜专利网。





