[发明专利]单栅极结构的半导体存储器

说明书

相关申请的交叉引用

本申请要求2008年12月22日提交的韩国专利申请号为 10-2008-0131552的优先权，在此引用其全文作为参考。

技术领域

本发明的实施例涉及一种单栅极结构的半导体存储器。

背景技术

通常，例如电可擦可编程只读存储器(EEPROM)等的半导体存储器具 有堆叠的浮置栅极、氧化物-氮化物-氧化物(ONO)层和控制栅极的多层结 构。然而，最近已经在研究具有相对简单制造工艺和优良操作特性的单栅极 存储器结构。

图1a是示出当对典型的单栅极半导体存储器进行编程时所施加的电压 的示图。在以下的描述中，上述半导体存储器可以是EEPROM。

通过热沟道电子注入对半导体存储器进行编程，并且当编程电压施加到 N阱10(运行为控制栅极)时，浮置栅极20的耦合比(coupling ratio)可以 感应出(induce)特定电压。

浮置栅极20上感应出的电压反转NMOS器件30的沟道区的电势，并且 当预定电压(例如VDS)施加到NMOS器件30的漏极31时，电流从NMOS 器件30的漏极31流向源极32。因此，漏极31的结区(junction area)附近 产生的热沟道电子注入到浮置栅极20，从而可能增加NMOS器件30的阈值 电压。

图1b是示出当擦除典型的单栅极半导体存储器的数据时所施加的电压 的示图。

通过电场协助隧穿(Fowler-Nordheim(F/N)tunneling)执行半导体存储 器的数据擦除操作，其使得N阱10接地并且向NMOS器件30的源极32和 漏极31施加擦除电压(例如+VE)。当地电势施加到N阱10时，在浮置栅 极20上感应出接近地电平的电压，并且通过将擦除电压(+VE)施加到源极 32和漏极31，从源极32和漏极31向浮置栅极20强烈地施加电场。该电场 引起F/N隧穿，并且浮置栅极20中的电子释放到源极32和/或漏极31， NMOS器件30的阈值电压减小。

图1c是示出当读取典型的单栅极半导体存储器的数据时所施加的电压 的示图。

当读取电压(+VR)施加到N阱10时，可能在浮置栅极20上感应出特 定电压。此外，用于读取操作的正漏极电压施加到NMOS器件30的漏极31， 且源极32接地。当电子注入到浮置栅极20中并且NMOS器件30的阈值电 压处于高编程状态时，浮置栅极20上感应的特定电压不能导通NMOS器件 30，并且没有电流流动。

而且，当从浮置栅极20释放电子且NMOS器件30的阈值电压处于低状 态时，浮置栅极20上感应的特定电压可以导通NMOS器件30，并且电流流 动。因此，在一些情况下可以读取数据。

在上述单栅极半导体存储器中，其中形成NMOS器件30的P阱40电 连接到半导体衬底。

尽管没有图示，在半导体衬底上的其它区域中可形成预定的电路器件。 同时，当半导体衬底偏置到特定负电势时，半导体存储器可能不运行。

有一种形成深N阱的方法，其将P阱从半导体衬底分隔开以在半导体衬 底偏置到负电势时运行单栅极半导体存储器。然而，作为单栅极半导体存储 器中的字线的N阱10，应当与深N阱分隔开。因而，可能难以实现单栅极 半导体存储器，并且其运行也会不稳定或不可靠。

发明内容

本发明的一目的是提供一种单栅极半导体存储器，其可以形成在负电势 的半导体衬底中而不采用p阱分隔结构或例如N阱和深N阱等的其它分隔 结构，当半导体衬底偏置到负电势时，它们中的至少一个将操作为字线。

根据本发明实施例的半导体存储器可以包括：高电势阱，位于半导体衬 底的上部上；第一阱，位于高电势阱的上部上；第二阱，在高电势阱的上部 上与第一阱间隔开并穿过(across)高电势阱；浮置栅极，位于第一阱和第 二阱上；第一离子注入区，位于浮置栅极的一侧上的第一阱区中；第二离子 注入区，位于浮置栅极的另一侧上的第一阱区中；第一互补离子注入区，位 于靠近第二离子注入区的第一阱中；第三离子注入区，位于浮置栅极的另一 侧上的第二阱中；以及第二互补离子注入区，位于浮置栅极的另一侧上的第 二阱中。第一阱和第二阱以及第一互补离子注入区和第二互补离子注入区可 以具有第一导电型，并且高电势阱、第一、第二和第三离子注入区可以具有 第二导电型。