[发明专利]用于校正时钟信号的占空比的装置和方法

权利要求书

1.一种时钟校正电路，包括：

延迟锁定环(DLL)，被配置为将外部时钟信号延迟并生成内部时钟信号；

第一占空比校正(DCC)单元，被配置为响应于第一占空比代码校正所述外部时钟信号的占空比；

第二占空比校正单元，被配置为响应于第二占空比代码校正所述内部时钟信号的占空比；以及

占空比代码生成单元，被配置为从所述第一和第二占空比校正单元的输出中选择输出并通过检测所选择的输出的占空比比率来生成所述第一和第二占空比代码。

2.根据权利要求1所述的时钟校正电路，其中所述占空比代码生成单元被配置为在所述延迟锁定环处于锁定状态之前，基于所述第一占空比校正单元的输出生成所述第一占空比代码，并在所述延迟锁定环处于所述锁定状态之后，基于所述第二占空比校正单元的输出生成所述第二占空比代码。

3.根据权利要求1所述的时钟校正电路，其中所述占空比代码生成单元包括：

输入选择单元，被配置为选择从所述第一和第二占空比校正单元的输出中所选择的一个；

分相器单元，被配置为基于所选择的输出来生成上升时钟信号和下降时钟信号；

占空比比率检测单元，被配置为比较所述上升时钟信号和所述下降时钟信号并生成占空比代码；以及

输出选择单元，被配置为输出所述占空比代码作为所述第一占空比代码和所述第二占空比代码中的一个。

4.根据权利要求1所述的时钟校正电路，其中所述第一和所述第二占空比校正单元被配置为通过分别调整所述外部时钟信号和所述内部时钟信号的转换速率来执行占空比校正操作。

5.根据权利要求4所述的时钟校正电路，其中所述第一占空比校正单元包括被配置为接收所述外部时钟信号的反相器和被配置为响应于所述第一占空比代码控制所述反相器的驱动功率的多个晶体管。

6.根据权利要求4所述的时钟校正电路，其中所述第二占空比校正单元包括被配置为接收所述内部时钟信号的反相器和被配置为响应于所述第二占空比代码控制所述反相器的驱动功率的多个晶体管。

7.根据权利要求1所述的时钟校正电路，其中所述延迟锁定环包括：

相位比较单元，被配置为比较所述第一占空比校正单元的输出信号和反馈时钟信号；

延迟控制单元，被配置为响应于所述相位比较单元的输出来控制第一延迟量；

可变延迟单元，被配置为将所述外部时钟信号延迟所述第一延迟量并输出所述内部时钟信号；

副本延迟单元，被配置为将所述内部时钟信号延迟第二延迟量并输出所述反馈时钟信号；以及

锁定检测单元，被配置为响应于所述相位比较单元的输出生成指示所述延迟锁定环的锁定状态的锁定信号。

8.根据权利要求7所述的时钟校正电路，其中所述占空比代码生成单元被配置为响应于所述锁定信号选择性地接收所述第一和第二占空比校正单元的输出并选择性地输出所述第一和第二占空比代码。

9.一种时钟校正电路，包括：

第一占空比校正(DCC)单元，被配置为校正第一时钟信号的占空比；

第二占空比校正单元，被配置为校正第二时钟信号的占空比；以及

占空比代码生成单元，被配置为从所述第一和第二占空比校正单元的输出中选择输出并通过检测所选择的输出的占空比比率来生成所述第一和第二占空比代码，

其中所述第一和第二占空比校正单元被配置为分别响应于所述第一和第二占空比代码来执行占空比校正操作。

10.根据权利要求9所述的时钟校正电路，其中所述占空比代码生成单元包括：

输入选择单元，被配置为选择从所述第一和第二占空比校正单元的输出中所选择的一个；

分相器单元，被配置为基于所选择的输出来生成上升时钟信号和下降时钟信号；

占空比比率检测单元，被配置为比较所述上升时钟信号和所述下降时钟信号并生成占空比代码；以及

输出选择单元，被配置为输出所述占空比代码作为所述第一占空比代码或所述第二占空比代码中的一个。

11.根据权利要求9所述的时钟校正电路，其中所述第一和所述第二占空比校正单元被配置为通过分别调整所述第一和第二时钟信号的转换速率来执行所述占空比校正操作。

12.一种用于校正外部时钟的占空比的时钟校正方法，包括：

接收所述外部时钟；

检测所述外部时钟的占空比比率；

响应于检测到的所述外部时钟的占空比比率来校正所述外部时钟的占空比并输出校正的外部时钟；

通过将校正的外部时钟延迟来生成内部时钟；

在所述外部时钟处于锁定状态之后检测所述内部时钟的占空比比率；以及

响应于检测到的所述内部时钟的占空比比率来校正所述内部时钟的占空比并输出校正的内部时钟，

其中所述外部时钟信号和所述内部时钟信号的占空比比率的检测由共同用于检测两个占空比比率的同一电路来执行。