[发明专利]制作闪存器件的方法

说明书

相关申请的交叉参考

本申请要求于2008年12月30日提交的第10-2008-0136473号韩国专利申请的权益，其全部内容通过引用结合于此。

技术领域

本发明涉及闪存器件，以及更具体地涉及制作闪存器件的方法，其能够减小整个器件的尺寸。

背景技术

最近，即使断电也不会丢失数据的非易失性存储器件正在迅速发展。作为这样的非易失性存储器件的实例，存在单多晶结构的EEPROM、双多晶结构的EEPROM、叠栅结构的闪存器件、分离栅结构的闪存器件或SONOS结构的闪存器件。

在非易失性存储器件的应用领域中，结合了逻辑和存储的嵌入式闪存器件是通过在通常的闪存制造工艺中浮置栅和控制栅一次形成在一个芯片中的工艺而制造的器件，它具有广泛的应用并且可以通过使用现有的设备来开发而无需较高的技术。

鉴于嵌入式闪存器件的特性，用于形成栅极的蚀刻之后的轮廓是非常重要的，其中，用于形成充当控制栅的选通电路(selectivegate)的轮廓的工艺也是重要因素之一。这是因为选通电路与源极/漏极区密切相关，源极/漏极区将在后面的固定源极/漏极的电特性的工艺中形成。

然而，相关技术的嵌入式闪存器件存在问题，其中相关技术的嵌入式闪存器件使得在前面的用于增大选通电路的横截面积的工艺中形成的存储栅的厚度非常厚。

发明内容

因此，本发明针对一种制作闪存器件的方法。

本发明的目的之一是提供一种用于制作闪存器件的方法，其能够减小整个器件的尺寸。

本发明的其他的优点、目标和特征将在随后的描述中部分阐明，并且在研究以下说明之后，对于本领域技术人员来说将变得部分显而易见，或者可通过实施本发明而获得。本发明的其他目标和其他的优点可以通过在说明书中具体指出的结构及其权利要求书和附图中实现和获得。

为了实现这些目标和其他优点并且根据本发明的目的，如本文所具体实施的和所广泛描述的，用于制作闪存器件的方法，包括步骤：在半导体衬底上形成ONO膜，在所述ONO膜上形成存储栅；在所述存储栅的上部和侧壁上形成栅氧化物膜，在包括所述存储栅的半导体衬底的整个表面上形成用于选通电路的第一多晶硅，此外在所述第一多晶硅的整个表面上形成第二多晶硅，蚀刻所述第一多晶硅和所述第二多晶硅的一部分以使所述第一多晶硅和所述第二多晶硅变平，以及选择性地蚀刻所述第一多晶硅的一个区域以形成选通电路。

应该理解，本发明的前述的一般说明和接着的详细说明都是示例性的和说明性的，目的在于提供对要求保护的本发明的进一步解释。

附图说明

附图被包括于此，用于提供对本发明的进一步理解，并且结合于此构成本申请的一部分，附图阐述了本发明的具体实施方式并且与说明书一起用于解释本发明的原理。在附图中：

图1A至1F示出了根据本发明的优选实施方式的用于制作闪存器件的方法的步骤的截面图。

图2示出了根据本发明的方法制作的闪存器件的图片。

具体实施方式

现在将详细地参照本发明的具体实施方式，在附图中示出了其实例。在所有可能之处，在整个附图中将使用相同的标号表示相同或者相似的部件。在至少一个实施方式中描述在附图中示出并且参照附图描述的本发明的系统和操作。然而，该描述并不限制本发明的技术方面、以及基本系统和操作。

尽管在本发明中选择使用的术语尽可能是当前广泛使用的通用术语，但是在特殊情况下，可以存在发明人选择的术语。在这些情况下，由于在相关的部分详细地描述术语的含义，所以要求不是通过术语的简单的字面意思、而是通过术语的含义来理解本发明。

图1A至1F是示出根据本发明的优选实施方式的用于制作闪存器件的方法的步骤的截面图。

参照图1A，在半导体衬底100上形成用于抑制上表面的结晶缺陷的衬垫氧化物膜并且在半导体衬底100的表面处理之后，在衬垫氧化物膜上形成氮化物膜，以形成衬垫氧化物膜和氮化物膜连续堆叠的硬掩模(hard mask)膜(未示出)。

然后，在包括氮化物膜的半导体衬底100的整个表面上涂上光刻胶之后，进行曝光和显影以形成光刻胶图案(未示出)，该光刻胶图案暴露了氧化物膜的表面，器件隔离膜将通过曝光和显影在氧化物膜的表面形成。

通过使用光刻胶图案作为蚀刻掩模来选择性地从暴露区域除去衬垫氧化物膜和氮化物膜，以形成具有如此蚀刻的衬垫氧化物膜图案和氮化物膜图案的硬掩模膜图案。然后，除去光刻胶图案，并且通过使用硬掩模膜图案作为蚀刻掩模，将半导体衬底100的暴露表面蚀刻至一定深度以形成沟槽(未示出)。