[发明专利]半导体封装体及其制造方法

说明书

技术领域

本发明涉及一种半导体封装体及其制造方法。更具体地讲，本发明涉及一种采用导电元件将芯片焊盘与引线框架的引脚互连的半导体封装体及其制造方法。

背景技术

随着半导体封装技术的发展，对半导体封装体的可靠性、散热性等提出了更高的要求。图1示出了根据现有技术的芯片上引线(lead on chip，LOC)封装体的示意图。图2示出了根据现有技术的图1中示出的LOC封装体的剖视图。

参照图1和图2，根据现有技术的半导体封装体100包括：芯片10；芯片表面保护层14，形成在芯片10上方，覆盖芯片10的除了将要形成芯片焊盘12的区域之外的区域；芯片焊盘12，形成在芯片10的未被芯片表面保护层14覆盖的区域上；芯片上引线胶带(LOC胶带)13，形成在芯片表面保护层14上，其中，LOC胶带13为粘合剂，在贴片过程中在高温高压作用下将引脚11贴合在芯片表面保护层14上；引脚11，形成在LOC胶带13上，通过LOC胶带13将引脚11与芯片表面保护层14结合；金线15，通过键合将芯片焊盘12电连接到引脚11；环氧树脂(图中未示出)，用于封装以上元件，从而得到半导体封装体。

传统的LOC封装体使用金线键合方法将芯片与引线框架的引脚互连，该方法存在以下缺点：金线材料和所采用设备的成本较高；对高频率芯片的互连存在局限性；这种LOC封装体的散热性能较差。

发明内容

为了解决现有技术中的上述问题，本发明提供了一种半导体封装体及其制造方法。根据本发明的半导体封装体及其制造方法通过导电元件将芯片焊盘与引脚电连接，从而可以降低工艺成本，并且这种制造方法可以用在高频芯片的封装中。

根据本发明的一方面，提供了一种半导体封装体，所述半导体封装体包括：芯片；芯片表面保护层，形成在芯片上，并且覆盖芯片上除了将要形成芯片焊盘的区域之外的区域；芯片焊盘，形成在芯片上方未被芯片表面保护层覆盖的区域上；芯片上引线胶带，形成在芯片表面保护层上；引脚，形成在芯片上引线胶带上，将引脚与芯片表面保护层相结合；导电元件，形成在芯片表面保护层的一部分以及芯片焊盘上，通过导电元件将芯片焊盘与引脚电连接；树脂，用于封装以上元件。

优选地，所述导电元件为焊膏或导电胶膜。

根据本发明的另一方面，提供了一种制造半导体封装体的方法，所述方法包括以下步骤：提供芯片；在芯片上除了将要形成芯片焊盘之外的区域上形成芯片表面保护层；在芯片表面保护层的一部分和芯片焊盘上形成导电元件；通过所述导电元件将引脚与芯片焊盘电连接。

附图说明

图1示出了根据现有技术的LOC封装体的示意图。

图2示出了图1中示出的根据现有技术的LOC封装体的剖视图。

图3示出了根据本发明的LOC封装体的示意图。

图4示出了根据本发明第一示例性实施例的LOC封装体的剖视图。

图5示出了根据本发明第一示例性实施例的制造LOC封装体的方法的工艺流程图。

图6A、图7A、图8A分别示出了根据本发明第一示例性实施例的制造LOC封装体的方法的步骤的示意图。

图6B、图7B、图8B分别示出了根据本发明第一示例性实施例的制造LOC封装体的方法的步骤的剖视图。

图9示出了根据本发明第二示例性实施例的LOC封装体的剖视图。

图10示出了根据本发明第二示例性实施例的制造LOC封装体的方法的工艺流程图。

图11A、图12A、图13A分别示出了根据本发明第二示例性实施例的制造LOC封装体的方法的步骤的示意图。

图11B、图12B、图13B分别示出了根据本发明第二示例性实施例的制造LOC封装体的方法的步骤的剖视图。

具体实施方式

根据本发明的半导体封装体及其制造方法采用导电元件来代替传统的金线将芯片焊盘电连接到引线框架的引脚，从而实现芯片焊盘与引脚互连。

在下文中，将参照附图对本发明的实施例进行详细地描述。