[发明专利]集成电路装置、非接触/接触电子装置以及移动信息终端无效
| 申请号: | 200910258014.2 | 申请日: | 2009-12-09 |
| 公开(公告)号: | CN101751597A | 公开(公告)日: | 2010-06-23 |
| 发明(设计)人: | 渡边一希;角田尚隆 | 申请(专利权)人: | 株式会社瑞萨科技 |
| 主分类号: | G06K19/07 | 分类号: | G06K19/07;H04W88/02 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 集成电路 装置 接触 电子 以及 移动 信息 终端 | ||
1.一种半导体集成电路装置,其特征在于,包括:
天线端子,其能够与天线连接;
整流电路,其通过对供给到上述天线端子的高频信号进行整流来 向内部电源线输出直流电压;
电源电压端子,其能够供给来自外部的电源电压;
并联稳压电路,其包括连接于上述内部电源线和接地电位之间的 下拉晶体管,当上述内部电源线的电压上升至第一设定电压以上时使 下拉电流流过上述下拉晶体管;以及
串联稳压电路,其包括连接于上述电源电压端子和上述内部电源 线之间的上拉晶体管,当上述内部电源线的电压降低至第二设定电压 以下时使上拉电流流过上述上拉晶体管,
上述第一设定电压的电压电平被设定为高于上述第二设定电压 的电压电平。
2.根据权利要求1所述的半导体集成电路装置,其特征在于,
上述并联稳压电路还包括:连接于上述内部电源线和上述接地电 位之间的第一分压电路;响应该第一分压电路的分压输出和第一基准 电压来控制上述下拉晶体管的输入端子的第一运算放大器;
上述串联稳压电路还包括:连接于上述内部电源线和上述接地电 位之间的第二分压电路;响应该第二分压电路的分压输出和第二基准 电压来控制上述上拉晶体管的输入端子的第二运算放大器。
3.根据权利要求2所述的半导体集成电路装置,其特征在于,
上述下拉晶体管是N沟道MOS晶体管,上述上拉晶体管是P沟 道MOS晶体管。
4.一种半导体集成电路装置,其特征在于,包括:
天线端子,其能够与天线连接;
整流电路,其通过对供给到上述天线端子的高频信号进行整流来 向内部电源线输出直流电压;
电源电压端子,其能够供给来自外部的电源电压;
并联稳压电路,其包括连接于上述内部电源线和接地电位之间的 下拉晶体管,在上述内部电源线的电压上升至第一设定电压以上时使 下拉电流流过上述下拉晶体管;
串联稳压电路,其包括连接于上述电源电压端子和上述内部电源 线之间的上拉晶体管,当上述内部电源线的电压降低至第二设定电压 以下时使上拉电流流过上述上拉晶体管;以及
控制电路,其与上述并联稳压电路和上述串联稳压电路相连接,
在上述并联稳压电路和上述串联稳压电路同时工作时,上述控制 电路能够将上述第一设定电压的电压电平控制在高于上述第二设定 电压的电压电平的电平上。
5.根据权利要求4所述的半导体集成电路装置,其特征在于,
上述并联稳压电路还包括:连接于上述内部电源线和上述接地电 位之间的第一分压电路;响应该第一分压电路的分压输出和第一基准 电压来控制上述下拉晶体管的输入端子的第一运算放大器;
上述串联稳压电路还包括:连接于上述内部电源线和上述接地电 位之间的第二分压电路;响应该第二分压电路的分压输出和第二基准 电压来控制上述上拉晶体管的输入端子的第二运算放大器。
6.根据权利要求5所述的半导体集成电路装置,其特征在于,
上述控制电路用于检测是否向上述天线端子供给上述高频信号,
上述控制电路响应上述高频信号的上述供给的检测结果来控制 上述串联稳压电路的上述第二分压电路,从而能够将上述第二设定电 压的电压电平控制在低于上述第一设定电压的电压电平的电平上。
7.根据权利要求5所述的半导体集成电路装置,其特征在于,
上述控制电路用于检测是否向上述电源电压端子供给上述电源 电压,
上述控制电路响应上述电源电压的上述供给的检测结果来控制 上述并联稳压电路的上述第一分压电路,从而能够将上述第一设定电 压的电压电平控制在高于上述第二设定电压的电压电平的电平上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910258014.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:便携式电子设备和控制方法
- 下一篇:在脆性材料基板形成贯通孔的方法





