[发明专利]高速模拟开关

说明书

技术领域

本发明属于集成电路技术领域，特别是一种高速模拟开关，主要用于采样保持电路。

背景技术

模数转换器作为当今通用集成电路的一大分支，在通信系统中扮演着重要的角色。而数字信号处理技术的迅速发展对模数转换器的速度、精度、功耗、成本等提出了更高的要求。作为传输模拟信号的模拟开关，直接影响着模数转换器采样电路的速度与精度，进而影响转换器最终的结果。单管开关由于具有一致性好、结构简单、面积小的特性，而被广泛采用。

现有的电路技术多是用电荷泵技术与多相时钟技术的结合，来满足模拟开关的性能要求。图1所示为一个由电荷泵与两相非重叠时钟构成的自举开关电路，它是当今实现模拟开关的主要实施方式之一。图中的开关S2为NMOS开关，S1与S3为PMOS开关，S4为CMOS开关。当时钟位于Φ1相时，开关S3与S4关断、S5导通，电源通过开关S1与S2对电容充电，结果使得电容上的电压约为一个电源电压VDD，主开关管MN4受Φ1控制而关断；当时钟位于Φ2相的时候，开关S1与S2关断，开关S3与S4导通，将输入信号与电容上的信号叠加形成栅极控制电压，来控制主开关管的导通。由于此时电容没有形成到地的直流通路，由电荷守恒可以知道，电容两端的电压差为一个常数，即稳态时，主开关管MN4的栅源电压差为一个常数，从而使得主开关的导通电阻在所有输入范围内几乎保持不变，以获得很高的线性性能。然而，这是以牺牲电路面积跟可靠性为代价的。为了减小开关的沟道电荷注入与时钟溃通等寄生效应对主开关管栅源电压的影响，电容不能取得太小，因而电路面积会增大很多；由于电荷泵必须对电容进行充放电，电路的动态功耗会随着电容的变大而增加；在栅控信号加在主开关上，并且主开关管导电沟道还未形成的时刻，栅极与衬底间的电压差为信号电压加上电容上的电压，这个电压会比电源电压高很多，从而有可能导致栅极氧化层的击穿，出现可靠性问题。可见，采用自举开关会增加电路复杂度，增大版图面积，消耗更多功率，最终导致成本上升，并且存在潜在的可靠性差的问题。

发明内容

本发明的目的在于避免电荷泵技术的不足，提供一种电路简单的高速模拟开关，以减少电路中的器件数目，使芯片在更小的面积下达到同等功能，降低成本，且避免对器件可靠性的影响。

为实现上述目的，本发明提供的高速模拟开关，包括第一NMOS晶体管MN1、第二NMOS晶体管MN2和第三NMOS晶体管MN3，该第一NMOS晶体管MN1的漏端D1接模拟输入电平，源端S1作为输出端；该第二NMOS晶体管MN2的源端S2与第二NMOS晶体管MN2的体端B2相连，并与第一NMOS晶体管MN1的体端B1相连，第二NMOS晶体管MN2的漏端D2与第一NMOS晶体管MN1的漏端D1相连作为模拟开关的输入端，第三NMOS晶体管MN3的漏端D3接第二NMOS晶体管MN2的源端S2，第三NMOS晶体管MN3的体端B3与第三NMOS晶体管MN3的源端S3相连并接地；

在两相非重叠时钟的控制下有选择的导通NMOS晶体管，将输入端模拟信号快速、低损地传输到输出端。

上述高速模拟开关，其中，所述的第一NMOS晶体管MN1的栅端G1与第二NMOS晶体管MN2的栅端G2与同相控制时钟CLK连接，第三NMOS晶体管MN3的栅端G3与反相控制时钟CLKB连接，以在使用两相非重叠时钟时，完成所述三个NMOS晶体管的有序导通与关断。

上述高速模拟开关，其中，第二NMOS晶体管MN2的尺寸小于第一NMOS晶体管MN1的尺寸，且制造工艺相同。

上述高速模拟开关，其中，第三NMOS晶体管MN3的源端S3与体端B3接地电平，为第一NMOS晶体管MN1在关断时提供体端B1的偏置，以减小噪声耦合。

上述高速模拟开关，其中，第二NMOS晶体管MN2与第一NMOS晶体管MN1位于同一个P阱中，以节省芯片面积。

上述高速模拟开关，其中，第二NMOS晶体管MN2与第一NMOS晶体管MN1分别位于两个不同的P阱中，以达到更高性能。

上述高速模拟开关，其中，同相控制时钟CLK与反相控制时钟CLKB的相位相差180度，当反相控制时钟CLKB控制第三NMOS晶体管MN3导通时，同相控制时钟CLK控制第二NMOS晶体管MN2与第一NMOS晶体管MN1截止；当反相控制时钟CLKB控制第三NMOS晶体管MN3截止时，同相控制时钟CLK控制第二NMOS晶体管MN2与第一NMOS晶体管MN1导通。包括三个NMOS晶体管。通过对它们的栅端进行控制，可以低损而快速的传输模拟电平。