[发明专利]像素结构

说明书

【技术领域】

本发明是有关于一种像素结构，且特别是有关于一种栅极-漏极寄生 电容恒定的像素结构。

【背景技术】

一般的薄膜晶体管液晶显示器主要是由一薄膜晶体管阵列基板、一对 向基板以及一夹于前述二基板之间的液晶层所构成。薄膜晶体管阵列主要 包括多条扫描线、多条数据线，排列于扫描线与数据线间的薄膜晶体管阵 列以及与每一薄膜晶体管对应配置一像素电极(Pixel Electrode)。而上述的 薄膜晶体管包括栅极、半导体层、源极与漏极，其用来作为液晶显示单元 的开关元件。

薄膜晶体管阵列基板的制作过程通常包括多次的显影及蚀刻步骤。在 一般的制造技术当中，栅极与扫描线是第一金属层，源极、漏极与数据线 是第二金属层。而且，在第一金属层以及第二金属层之间至少具有一层介 电层。薄膜晶体管的结构中，栅极与漏极至少有部分重叠，因此栅极与漏 极之间通常会存在所谓的栅极-漏极寄生电容(以下称作Cgd)。

就液晶显示器而言，施加在液晶电容Clc上的电压与液晶分子的光穿 透率之间具有特定关系。因此，只要依据所要显示的画面来控制施加在液 晶电容Clc上的电压，即可使显示器显示预定的画面。但由于栅极-漏极 寄生电容Cgd的存在，液晶电容Clc上所保持的电压将会随着数据配线 上的信号变化而有所改变。此电压变动量称为馈通电压(feed-through voltage)ΔVp，其可表示为公式(1)：

ΔVp＝[Cgd/(Clc+Cgd+Cst)](Vgon-Vgoff)(1)

其中Vgon-Vgoff为施加于扫描线上的脉冲电压的振幅，而Cst为储 存电容。

在目前的主动元件阵列制作过程中，机台移动时的位移偏差量将导致 各个元件的相对位置有所差异。特别是，栅极与漏极的重叠面积不同时， 将使得栅极-漏极寄生电容Cgd不同。如此一来，不同显示像素的具有不 同的馈通电压ΔVp，进而在显示过程中产生显示亮度不均匀的问题。也 就是说，维持栅极-漏极寄生电容Cgd的恒定性，是主动元件阵列布局一 直想要达到的目标。

【发明内容】

本发明提供一种像素结构，在工艺误差之下栅极-漏极寄生电容不会浮 动。

本发明提出一种像素结构，包括一扫描线、一数据线、一栅极、一半导 体层、一源极、一漏极、一延伸电极以及一像素电极。扫描线与数据线彼此交 错并且电性绝缘。栅极电性连接至扫描线。半导体层位于栅极上方。源极与漏 极都至少位于半导体图案上，且源极连接至数据线。漏极包括一接触部、一电 极部以及一连接部。接触部位于栅极之外，电极部位于半导体图案上。连接部 由接触部沿一方向延伸以连接至电极部并与栅极部分重叠。连接部具有一第一 宽度。延伸电极连接扫描线，且延伸电极的一末端沿上述方向指向半导体层并 与漏极重叠。延伸电极具有一第二宽度，且第一宽度实质上等于第二宽度。像 素电极连接漏极的接触部。

在本发明的一实施例中，上述的像素结构更包括一半导体图案。半导体 图案例如配置于延伸电极与漏极之间且位于延伸电极与漏极重叠区域。

在本发明的一实施例中，上述的延伸电极远离末端的一端连接于扫描线。 举例而言，延伸电极的形状可以为L形。另外，延伸电极实质上还可以为U 型。

在本发明的一实施例中，上述的漏极的电极部为一U型部，以围绕源极， 且U型部具有一底部以及由底部两端垂直延伸的两分支。此时，漏极的连接部 连接U型部的底部或其中一该分支。

在本发明的一实施例中，上述的源极也可以为一U型源极，U型源极围 绕漏极的电极部。当源极为U型源极时，漏极的电极部与连接部连接成一长条 图案。

在本发明的一实施例中，上述的漏极更包括一凸出部，接触部位于连 接部与凸出部之间，且凸出部平行上述方向而与延伸电极重叠。

在本发明的一实施例中，上述的漏极更包括一凸出部，平行栅极的边 缘而不与闸极重迭，且凸出部连接于接触部而与延伸电极重叠。

在本发明的一实施例中，上述的漏极为一体成型。

在本发明的一实施例中，上述的源极与数据线为一体成型。

在本发明的一实施例中，上述的栅极位于扫描线中。所以，延伸电极可 以连接栅极。

在本发明的一实施例中，上述的栅极由扫描线凸出。