[发明专利]具有肖特基势垒二极管的集成电路结构

权利要求书

1.一种集成电路结构，包括：

半导体衬底；

形成于半导体衬底中的第一传导型阱区；

形成于第一阱区之上并具有内层部分和外层部分的金属硅化物层；

形成于所述阱区之上并包围金属硅化物层的具有和第一传导型相反的第二传导型的保护环，其中，金属硅化物层的外层部分延伸到与保护环的内缘部分重叠，而肖特基势垒形成于金属硅化物层的内层部分与所述阱区的交界处；

与所述金属硅化物层的内层部分和外层部分接触的导电触点。

2.根据权利要求1所述的集成电路结构，其中，所述导电触点形成于所述肖特基势垒和所述保护环的内缘之上。

3.根据权利要求1所述的集成电路结构，其中，所述的金属硅化物层包含钴。

4.根据权利要求1所述的集成电路结构，其中，所述的阱区是n型阱区，所述的保护环是p型环。

5.根据权利要求1所述的集成电路结构，进一步包括形成于所述阱区中并围绕所述保护环的隔离区域。

6.根据权利要求1所述的集成电路结构，进一步包括形成于半导体衬底中的深阱区，其中所述阱区位于该深阱区之内。

7.根据权利要求6所述的集成电路结构，其中，所述的深阱区是n型深阱区，其杂质浓度比所述阱区更高。

8.根据权利要求1所述的集成电路结构，其中，所述的半导体衬底是p型硅衬底。

9.一种集成电路结构，包括：

具有第一区域和两个被隔离区相互分离的第二区域的半导体衬底；

形成于所述半导体衬底中的第一传导型阱区；

形成于所述第一区域内的所述第一阱区上且具有内层部分和外层部分的金属硅化物层，其中，在金属硅化物层的内层部分与阱区的交界处形成一肖特基势垒；

形成于第一区域内的所述阱区之上并包围所述金属硅化物层、具有和第一传导型相反的第二传导型的保护环，其中，所述金属硅化物层的外层部分延伸到与保护环的内缘部分重叠；

分别形成于所述两个第二区域的所述阱区的两个第一传导型扩散区域；

形成于所述半导体衬底之上的导电接触结构，包括：与金属硅化物层的内层部分和外层部分接触的第一导电触点和两个分别与两个扩散区域接触的第二导电触点。

10.根据权利要求9所述的集成电路结构，其中，所述的第一导电接触点形成于所述肖特基势垒和所述保护环内缘之上。

11.根据权利要求9所述的集成电路结构，其中，所述的阱区是n型阱区，所述保护环是p型环。

12.根据权利要求9所述的集成电路结构，其中，所述的隔离区域是形成于半导体衬底中的浅沟槽隔离(STI)区域。

13.根据权利要求9所述的集成电路结构，进一步包括形成于所述半导体衬底中的深阱区，其中，所述阱区位于该深阱区之内。

14.根据权利要求9所述的集成电路结构，其中，所述的金属硅化物层作为所述肖特基势垒二极管的阳极电极，所述两个扩散区域作为肖特基势垒二极管的两个阴极电极。

15.根据权利要求9所述的集成电路结构，其中，所述的半导体衬底是p型硅衬底。