[发明专利]晶片晶背研磨工艺

说明书

技术领域

本发明涉及晶片处理技术领域，特别是涉及一种改良的晶片晶背研磨工艺，尤其适合被应用在TSV(Through Silicon Via)工艺后的后段封装工艺。

背景技术

随着半导体技术日新月异，动态随机存取存储器(DRAM)除了朝高速化发展，更因容量需要而往高密度趋势成长。为了满足市场需求，电子封装技术逐渐由原本二维封装技术发展出三维封装技术。与现有平面芯片整合有所不同，三维封装中由于芯片采取上、下导通的架构，因此晶体管间的连接长度及延迟时间均较传统二维电路明显缩短，同时提升芯片效能并降低芯片功耗，且由寄生电感效应与寄生电容效应所引起的噪音耦合也会降低。

当中央处理器(CPU)由单核心进入到多核心平行运作的技术时，其对芯片间的传输速度、频宽与噪声等的效能要求将更为严峻，因此三维封装所能提供的短距离内部接合，将最能符合电子产品未来的需求与发展。而直通硅晶穿孔(TSV)封装技术的超短内部接合距离所带来的效能优势，更将适合应用在CPU与快取存储器，以及记忆卡应用中的快闪存储器与控制器间的数据传输上。在高效能与高容量的需求上，评估TSV技术将应用于多芯片堆叠的三维封装内系统，也就是在芯片的正方向上堆叠两片以上互连裸芯的封装。TSV技术的优点是让各管芯内部路径的连接更短，相对可使各芯片内的信息传输的速度更快、效能更好，更可突显TSV缩短传输路径的优势。

晶片在完成TSV工艺后，随后要进行的是后段封装工艺的重要工艺，也就是晶片薄化工艺。如本领域一般技术人员所知，晶片薄化所需的时间较长，因此会直接影响到后段封装的效率。目前，薄化工艺是利用晶片支撑系统(wafer support system，WSS)进行薄化工艺，其中，利用胶带或将UV胶涂布于晶片正面，接着，将载具粘着在晶片上。前述的载具通常是特制的硅载具或玻璃载具。接着进行晶背研磨，完成后再进行解胶，进行下一段工艺。

然而，上述已知技术仍有缺点需要改善。例如，已知的晶片薄化或晶背研磨工艺的产出力低，这是因为过去的晶片支撑系统一次只能处理单片晶片。而且，目前的晶片支撑系统需要额外特制的硅载具或玻璃载具等耗材，增加制造成本。因此，该技术领域仍有需要提出一种改良的晶片薄化或晶背研磨工艺，以降低成本，同时提高产出力，降低处理每片晶片的时间。

发明内容

本发明的主要目的在提供一种改良的晶片晶背研磨工艺，由此解决上述已知技术的不足与缺点。

本发明的另一目的在提供一种改良的晶片晶背研磨工艺，其可以节省晶片在研磨机台中的上载及卸载的时间，由此提升制造效率及产出力。

本发明的又一目的在提供一种改良的晶片晶背研磨工艺，其不需要传统的硅载具或玻璃载具，如此降低制造成本。

根据本发明的优选实施例，本发明提供一种晶片晶背研磨工艺，包含有：提供第一组件与第二组件，该第一组件包括第一半导体晶片，而该第二组件包括第二半导体晶片，其中该第一、第二组件利用介于该第一、第二半导体晶片的有源面之间的至少一热融胶膜粘合在一起；利用该第二组件作为载具，研磨该第一半导体晶片的晶背；以及研磨该第二半导体晶片的晶背。

根据本发明的优选实施例，本发明提供一种晶片晶背研磨工艺，包含有：提供待处理工作件，其包含有第一组件与第二组件，该第一组件包括第一半导体晶片，而该第二组件包括第二半导体晶片，其中该第一、第二组件利用介于该第一、第二半导体晶片的有源面之间的至少一热融胶膜粘合在一起；将该待处理工作件上载至晶片研磨机台中；利用该第二组件作为载具，研磨该第一半导体晶片的晶背；研磨该第二半导体晶片的晶背；以及将该待处理工作件从该晶片研磨机台卸载下来。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1至图10为依据本发明优选实施例所绘示的晶片晶背研磨工艺示意图。

附图标记说明

10a：第一中间支撑基板

10b：第二中间支撑基板

12：第一高分子膜

14：第二高分子膜

16a：第一热融胶膜

16b：第二热融胶膜

22：第一UV胶膜

24：第二UV胶膜

30：待处理工作件

30a：第一组件

30b：第二组件

32：第一半导体晶片

32a：有源面

32b：晶背

34：第二半导体晶片