[发明专利]一种改善铝栅互补金属氧化物半导体静态电流失效的方法

说明书

技术领域

本发明涉及铝栅互补金属氧化物半导体的制作工艺，具体涉及一种改善铝栅互补金属氧化物半导体静态电流失效的方法。

背景技术

互补金属氧化物半导体(CMOS)为电压控制的放大器件，是一种大规模应用于集成电路芯片制造的原料。CMOS由PMOS(P型氧化物半导体)和NMOS(N型氧化物半导体)共同构成，PMOS和NMOS在结构上完全相像，所不同的是衬底和源漏的掺杂类型。简单地说，PMOS是在N型硅的衬底上，通过选择掺杂形成P型的掺杂区，作为PMOS的源漏区；NMOS是在P型硅的衬底上，通过选择掺杂形成N型的掺杂区，作为NMOS的源漏区。CMOS的制作工艺通常包括N阱CMOS工艺、P阱CMOS工艺、双阱CMOS工艺。P阱CMOS工艺是在N型硅衬底上制造P沟晶体管，在P阱中制造N沟晶体管，其阱可采用外延法、扩散法或离子注入方法形成。P阱CMOS工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极NPN兼容的电路。

传统的2.0μm及以上铝栅互补金属氧化物半导体制作工艺一般采用P阱CMOS制作工艺，PMOS是直接制作在N型衬底上的单阱工艺，采用这种工艺制作的CMOS晶体管的结构如图2所示，图中，D为漏极，G为栅极，S为源极，B为衬底。这种工艺的一个不确定性是常常会由于N型衬底浓度的波动性大，导致PMOS参数波动较大，当N型衬底浓度较小时，PMOS容易发生漏电，使整个电路的静态电流偏大。

发明内容

本发明的目的在于针对现有铝栅互补金属氧化物半导体制作工艺的缺陷，提供一种改善铝栅互补金属氧化物半导体静态电流失效的方法，从而提高互补金属氧化物半导体的工作性能。

为实现上述目的，本发明的技术方案如下：一种改善铝栅互补金属氧化物半导体静态电流失效的方法，该方法基于P阱CMOS制作工艺，在准备好用于制作铝栅CMOS的N型衬底基片后，先在基片上进行N型离子注入，增加衬底表面浓度，然后再进行后续的铝栅CMOS制作工艺步骤。

进一步，如上所述的改善铝栅互补金属氧化物半导体静态电流失效的方法，其中，所述的后续的铝栅CMOS制作工艺具体包括如下步骤：

(1)对N型离子注入后的基片进行P阱涂胶处理；

(2)对涂胶后的基片进行P阱曝光；

(3)对曝光后的基片进行P阱显影；

(4)对显影后的基片进行P阱刻蚀；

(5)对刻蚀后的基片进行P阱离子注入；

(6)进行去胶处理；

(7)利用高温进行推阱，在衬底上形成N阱和P阱；

(8)在N阱上制作PMOS晶体管，在P阱上制作NMOS晶体管。

进一步，如上所述的改善铝栅互补金属氧化物半导体静态电流失效的方法，所述的N型离子注入采用P-离子；离子注入的能量范围为100Kev至160Kev；离子注入的剂量范围为2E11cm^-2至4E11cm^-2。

进一步，如上所述的改善铝栅互补金属氧化物半导体静态电流失效的方法，在后续的铝栅CMOS制作工艺的步骤(5)中，P阱离子注入采用B+离子，离子注入的能量范围为100Kev至160Kev；离子注入的剂量范围为2E12cm^-2至8E12cm^-2。

进一步，如上所述的改善铝栅互补金属氧化物半导体静态电流失效的方法，在后续的铝栅CMOS制作工艺的步骤(7)中，高温推阱的温度范围为1000℃至1200℃，推阱时间为10小时至15小时。

本发明的有益效果如下：本发明在传统的P阱CMOS制作工艺的基础上进行改进，在N型衬底基片下片后先进行一次N型离子普注工艺，以增加衬底表面浓度。基片上注入的N型离子在高温炉管的推阱工艺中自动在衬底上形成N阱，从而减轻衬底浓度变化对PMOS管漏电的影响，达到改善电路静态电流失效的目的。

附图说明

图1为本发明具体实施方式的方法流程图；

图2为传统的P阱CMOS制作工艺制成的CMOS晶体管结构示意图；

图3为采用本发明所述方法制成的CMOS晶体管结构示意图；

图4为不进行N型离子注入的PMOS管的静态电流与电压关系示意图；

图5为进行N型离子注入的PMOS管的静态电流与电压关系示意图。

具体实施方式

下面结合附图和实施例对本发明进行详细的描述。

如图1所示，本发明所提供的改善铝栅互补金属氧化物半导体静态电流失效的方法，是在P阱CMOS制作工艺基础上的改进，具体包括如下步骤：