[发明专利]功率半导体装置的制造方法

说明书

技术领域

本发明涉及功率半导体装置的制造方法，特别涉及具有沟槽栅的功率半导体装置的制造方法。

背景技术

在功率半导体装置中，有作为用于控制大容量的功率的无触点开关而使用的功率半导体装置。这样的大容量的装置，例如应用于省能源化不断发展的空调、冰箱、洗衣机等的家电制品的逆变器电路，或应用于高速列车或地铁等的列车的电动机控制。进而，近年来考虑地球环境，功率半导体装置应用于并用电动机和发动机而行驶的混合动力汽车的逆变器(inverter)/变频器(converter)的控制中，或应用于太阳能发电或风力发电的变频器用途。像这样功率半导体装置的应用领域不断扩大。

此外，在功率半导体装置中，也有用于控制小容量的功率的功率半导体装置。作为这样的装置，例如有小容量用的功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)。这样的MOSFET由于是单极器件，所以适于高速开关，例如在便携式电话或游戏机中使用。此外，特别在低耐压型的功率MOSFET中，通过图案微细化导致的沟道宽度的扩张和高电流密度化，能够降低通电时漏极-源极间电阻(导通电阻)。

可是，由于图案微细化有极限，所以为了进一步降低低耐压型的功率MOSFET的导通电阻，有使用沟槽栅结构的情况。像这样具有沟槽栅的功率MOSFET及其制造方法，例如在日本专利申请特开平09-246550号公报的图14～图31中公开。

此外，沟槽栅不仅在MOSFET，也在IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)中使用。这样的IGBT例如在日本专利申请特开2007-311627号公报中公开。

在功率半导体装置中，与性能的提高一起，也要求芯片成本的降低。对于芯片成本的降低，芯片尺寸的缩小是有效的。可是，在便携式电话和便携式工具用途中需求量大并具有很大市场的1A以下的小容量用的功率半导体装置中，芯片尺寸几乎达到底限，难以进一步缩小芯片尺寸。因此为了降低芯片成本，要求芯片尺寸的缩小以外的对策，作为该方法的一种，要求制造方法的简单化。

发明内容

本发明正是鉴于上述课题而完成的，其目的在于提供一种具有沟槽栅的功率半导体装置的更简洁的制造方法。

本发明的功率半导体装置的制造方法，具有以下工序：

准备半导体衬底，该半导体衬底具有一方的主面和另一方的主面，并且包含第一层，该第一层具有第一导电型并在一方的主面侧配置。在第一层上形成具有多个开口部的掩膜层。通过使用掩膜层导入杂质，从而在第一层上形成具有与第一导电型不同的第二导电型的第二层。通过使用掩膜层导入杂质，从而在第二层上形成具有第一导电型的第三层。通过使用至少包含掩膜层的蚀刻掩膜进行蚀刻，形成贯通第二和第三层并到达第一层的沟槽。形成覆盖沟槽的侧壁的栅极绝缘膜。在栅极绝缘膜上形成填充沟槽的沟槽栅。

根据本发明的功率半导体装置的制造方法，在形成第二层、第三层、和沟槽的每一个时，能够共同使用掩膜层。由此，能够通过更简洁的制造方法得到具有沟槽栅的功率半导体装置。

本发明的上述和其它的目的、特征、方面、以及优点，通过与附图相关地理解的关于本发明的下面的详细的说明就能清楚了。

附图说明

图1是概略地表示本发明的实施方式1的功率半导体装置的结构的部分剖面图。

图2是本发明的实施方式1的功率半导体装置的制造方法的流程图。

图3是形成图2的沟槽栅的工序的流程图。

图4～图22是概略地表示本发明的实施方式1中的功率半导体装置的制造方法的第一～第十九工序的每一个的部分剖面图。

图23是比较例的功率半导体装置的制造方法的流程图。

图24是形成图23的p基极区域的工序的流程图。

图25是形成图23的n⁺源极区域的工序的流程图。

图26是形成图23的p⁺接触区域(contact region)的工序的流程图。

图27是形成图23的沟槽栅的工序的流程图。

图28～图47是概略地表示比较例的功率半导体装置的制造方法的第一～第二十工序的每一个的部分剖面图。

图48是概略地表示本发明的实施方式1的第一变形例的功率半导体装置的制造方法的一个工序的部分剖面图。

图49是概略地表示本发明的实施方式1的第二变形例的功率半导体装置的结构的部分剖面图。