[发明专利]半导体衬底的制造方法有效
| 申请号： | 200910216906.6 | 申请日： | 2006-10-05 |
| 公开（公告）号： | CN101853786A | 公开（公告）日： | 2010-10-06 |
| 发明（设计）人： | 野上彰二;山冈智则;山内庄一;辻信博;森下敏之 | 申请（专利权）人： | 胜高股份有限公司;株式会社电装 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 闫小龙;王忠忠 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 衬底 制造 方法 | ||
1.一种半导体衬底的制造方法，其特征在于，包括如下步骤：
(a)在衬底主体(63)的表面上生长第一外延膜(61)；
(b)部分地刻蚀该第一外延膜(61)，形成多个第一沟槽(64)；
(c)在所述多个第一沟槽(64)的内部整体以及所述多个第一沟槽(64)以外的所述第一外延膜(61)的表面，生长第二外延膜(62)；
(d)研磨所述第二外延膜(62)，使所述第一外延膜(61)的表面露出，并且使埋入到所述多个第一沟槽(64)内部整体中的所述第二外延膜(62)的上表面平坦；
(e)在平坦后的所述第二外延膜(62)的上表面和所露出的所述第一外延膜(61)的表面，进一步生长与所述第一外延膜(61)相同组成的第三外延膜(66)；
(f)对该第三外延膜(66)的与所述多个第一沟槽(64)相对应的部分进行刻蚀，形成多个第二沟槽(67)，由此，使所述多个第一沟槽(64)延长；
(g)在所述多个第二沟槽(67)的内部整体以及所述多个第二沟槽(67)以外的所述第三外延膜(66)的表面，进一步生长第四外延膜(68)；
(h)研磨所述第四外延膜(68)，使所述第三外延膜(66)的表面露出，并且，使埋入到所述多个第二沟槽(67)内部整体中的所述第四外延膜(68)的上表面平坦。
2.根据权利要求1的半导体衬底的制造方法，其特征在于，
在步骤(g)之后，将步骤(d)至步骤(g)重复一次或两次以上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于胜高股份有限公司;株式会社电装，未经胜高股份有限公司;株式会社电装许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910216906.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：灯驱动电路
- 下一篇：钣金部件、信息显示装置以及面板单元制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
