[发明专利]快闪存储器件及其制造方法

说明书

技术领域

本申请涉及快闪存储器件及其制造方法。

背景技术

快闪存储器件是即使断电也不会丢失其中所存储数据的非易失性存储器件。此外，快闪存储器能够以相对高的速度来记录、读取和删除数据。

因此，快闪存储器件广泛用于个人电脑(PC)、机顶盒、打印机和网络服务器的Bios以存储数据。近来，快闪存储器件广泛用于数字照相机和移动式电话。

在这种快闪存储器件中，经常使用具有SONOS(硅-氧化物-氮化物-氧化物-硅)结构的半导体器件。

与具有包括多晶硅的浮置栅极的快闪存储器件不同，SONOS存储器件是电荷捕获型器件，其中施加栅极电压以使电荷(电子)穿过形成在硅上的薄氧化物层，从而注入形成在氮化硅层中的电荷陷阱或者从该电荷陷阱中释放出来。

图1A～1C是显示根据相关技术制造快闪存储器件的步骤的截面图。

如图1A所示，当通过光工艺和蚀刻工艺限定分裂选择栅极时，单元的选择栅极长度可由于光工艺中的重合未对准而彼此不同(L1≠L2)，所以一个单元(左边所示的A-单元)的特性可与另一个单元(右边所示的B-单元)的特性不同。

此外，如图1B所示，当通过光工艺和蚀刻工艺将分裂选择栅极限定为其中局部氮化物层用作存储位点的状态时，由于光工艺中的临界尺寸CD偏差和重合未对准，所以单元可具有不同的氮化物长度(L3≠L4)和选择栅极长度(L1≠L2)，使得左边单元(A-单元)和右边单元(B-单元)的特性差异可增加。

此外，参考图1C，当形成有源栅极多晶硅和存储栅极多晶硅时，可能难以无损伤地移除覆盖相邻单元之间源极区的多晶硅。

发明内容

一个实施方案提供一种具有自对准SONOS结构的快闪存储器件及其制造方法，其中使用自对准双间隔物工艺而不是光工艺和蚀刻工艺来形成单元。根据实施方案，可使与CD和重合偏差相关的问题最小化，由此实现单元均匀性，同时防止特性劣化。

此外，一个实施方案提供一种快闪存储器件及其制造方法，其中源极侧面的面积可增大并且在注入源极离子后实施间隔物多晶硅形成工艺，使得可节约用于无损伤地移除间隙填充的多晶硅所需要的时间和劳动力。在这种情况下，LDD长度可与用作间隔物多晶硅的多晶硅的厚度成比例地增加，使得源极和漏极之间的贯通击穿电压(BV)可在编程和擦除操作期间升高。

根据一个实施方案的快闪存储器件包括：在衬底上的第一和第二存储栅极；在第一和第二存储栅极之间的浮置多晶硅；在第一和第二存储栅极的各自外侧的第一和第二选择栅极；在第一存储栅极和第一选择栅极之间以及在第二存储栅极和第二选择栅极之间的氧化物层；在第一和第二选择栅极的外侧处的衬底中的漏极区；在第一和第二存储栅极之间的衬底中的源极区；和在漏极区和源极区中的每一个上的金属接触。

一种制造根据一个实施方案的快闪存储器件的方法，包括：在衬底上形成第一和第二存储栅极；在形成有第一和第二存储栅极的衬底的整个表面上形成氧化物层；在第一和第二存储栅极之间形成浮置多晶硅；在第一和第二存储栅极的外侧形成第一和第二选择栅极；在第一和第二选择栅极的外侧处的衬底中形成漏极区；在第一和第二存储栅极之间的衬底中形成源极区；和在漏极区和源极区中的每一个上形成金属接触。

附图说明

图1A～1C是显示根据相关技术制造快闪存储器件的步骤的截面图；

图2是根据一个实施方案的快闪存储器件的截面图；和

图3～14是显示制造根据所述实施方案的快闪存储器件的步骤的截面图。

具体实施方式

以下，将参考附图描述快闪存储器件及其制造方法的实施方案。

在实施方案的描述中，应理解当层(或膜)称为在另一层或衬底‘上’时，其可直接在另一层或衬底上，或者也可存在中间层。此外，应理解当层被称为在另一层‘下’时，其可以直接在另一层下，或者也可存在一个或多个中间层。另外，也应理解当层被称为在两层‘之间’时，其可以是在所述两层之间仅有的层，或也可存在一个或多个中间层。

图2是根据一个实施方案的快闪存储器件的截面图。