[发明专利]无核层封装基板的制法

说明书

技术领域

本发明涉及一种承载板、无核层封装基板的制法，尤其涉及一种适用于 制作无核层封装基板的承载板及其制法，以及由此承载板所制得的无核层封 装基板的制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈入具有多功能、高性能的 发展趋势。为满足半导体封装件高集成度（integration）及微型化 （miniaturization）的封装需求，以供更多有源无源元件及线路载接，半导体 封装基板也逐渐由双层演变成多层（multi-layer），使在有限的空间下运用层 间连接技术（interlayer connection）以扩大半导体封装基板上可供利用的线路 布局面积，借此配合高线路密度的集成电路（integrated circuit）需要。

一般半导体装置的工艺，首先由芯片载板制造业者生产适用于该半导体 装置的芯片载板，如基板或导线架。之后再将这些芯片载板交由半导体封装 业者进行置晶、打线、封胶以及植球等封装工艺。又一般半导体封装是将半 导体芯片背面黏贴于封装基板顶面进行打线接合（wire bonding），或者将半 导体芯片的作用面以覆晶接合（flip chip）方式与封装基板接合，接着将半导 体芯片与封装基板间填入底胶保护电性连接点，加强其两者间的机械性连接， 之后再于基板的背面植以焊球以供与其他电子装置进行电性连接。

上述芯片载板可为有核层或无核层的封装基板，而公知无核层封装基板 的制法可参考图1A至图1G。首先，如图1A及图1B所示，提供一承载板 10，并于此承载板10表面压合一第一介电层11，接着于此第一介电层11表 面形成一第一线路层15，而此第一线路层15具有多个电性连接垫15a。再如 图1C及图1D所示，于第一介电层11及第一线路层15表面形成增层结构 16，此增层结构16包括第二介电层161、设于第二介电层161表面的第二线 路层162、及设于第二介电层161中的多个导电盲孔163，且可依需求增加此 增层结构16的层数。

然后，如图1E所示，移除第一介电层11下方的承载板10。接着，如图 1F及图1G所示，于第一介电层11下方因承载板10受到移除而暴露的表面、 以及增层结构16中最外层的第二介电层161及第二线路层162表面，分别形 成一防焊层17及17’，而防焊层17’具有开孔174’，然后于第一介电层 11中形成连接至电性连接垫15a的导电盲孔18a、以及于开孔174’中形成 经由导电盲孔18a连接至电性连接垫15a的第二电性接触垫18b，再于防焊 层17上形成显露第一电性接触垫162a的开孔174。最后，如图1G所示，可 于第二电性接触垫18b及第一电性接触垫162a表面形成一表面处理层19。 由图1A至图1G可知，公知仅于承载板10单面上制作无核层封装基板，不 利于增加生产率，此外，移除第一介电层11下方的承载板10时，容易产生 承载板10与其上的封装基板不易分离的问题。

此外，随着细间距趋势的发展，封装基板中焊垫的尺寸也越来越小，致 使显露焊垫的防焊层开孔同样随之缩小。当置晶侧的防焊层17’上开孔174’ 的孔径接近50μm以下时，现行技术的显影效果不良，再加上后续以公知的 模版印刷方式于第二电性接触垫18b上形成焊料凸块，开孔174’孔径缩小易 产生空隙，同时焊料与表面处理层19的接合力也因接合面积变小而下降。另 一方面，上述制出的无核层封装基板，因没有核心层支撑，所以整体基板的 刚性不足，易使基板发生翘曲（warpage），上述缺点会导致整体封装基板的 可靠度不佳。

因此，如何提供一种无核层封装基板的制法，不易发生翘曲现象，同时 可减少耗材量进而减少成本，达到提升封装基板可靠度的目标，业已成为此 产业界目前的重要课题。

发明内容

鉴于上述，为了解决现有技术存在的上述问题，本发明提供一种用于制 造无核层封装基板的承载板，包括：一核心层；一第一介电层，设于该核心 层的表面；一离型膜，配置于该第一介电层的表面，其中该离型膜的面积小 于该第一介电层，以使该第一介电层具有不为该离型膜覆盖的框状区；以及 一金属层，设于该离型膜及该第一介电层的表面，且该金属层与该框状区叠 接。