[发明专利]存储单元结构、存储器阵列及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种具有嵌入式双栅极鳍状场效应晶体管(embedded double-gate fin-FET)的动态随机存取存储单元结构及存储器阵列，以及其制造方法。

背景技术

如本领域的技术人员所知，动态随机存取存储器是由许多存储单元所构成的，通常各存储单元具有一个晶体管以及一个储存电容。前述储存电容必须能够提供足够的电容值，以获得较高的读取信号。受限于芯片面积大小，目前的储存电容均普遍采用朝第三维方向(垂直于晶片表面的方向)发展的立体结构，例如，堆叠式电容，由此尽可能的获得最大的电容值。

随着存储单元越做越小，维持目前的驱动能力已成为主要的技术问题。越来越小的存储单元面积及晶体管代表水平式结型晶体管的晶体管宽度缩减，如此造成从晶体管切换至储存电容的电流降低。维持晶体管驱动能力的作法可以包括减少栅极氧化层厚度或者改变漏极/源极或沟道的掺杂轮廓或浓度，然而，前述作法却有漏电流增加的问题。

于是，垂直式晶体管成为水平式晶体管以外的另一选项。垂直式晶体管能充分利用到第三维方向的空间，而获得较大的晶体管宽度。然而，垂直式晶体管的工艺步骤较为繁杂，需要较高的制造技术，例如，晶体管的漏极/源极区域的连结技术及栅极的连结技术。此外，在晶体管的开/关切换操作过程中，半导体基底也同时发生所谓的浮置基体(floating body)效应，影响到晶体管的切换速度。

另外，双栅极晶体管则是另一个能达到高电流密度的特殊晶体管架构，其中，所谓的“双栅极”指的是漏极与源极之间的沟道区域被至少两个栅电极所包覆，使得沟道宽度增加，如此一来，即使在非常短的沟道长度情况下，也能获得高的电流驱动能力。前述的双栅极晶体管通常又被设计成所谓的鳍状场效应晶体管，也就是漏极与源极之间的沟道区域为一扁平鳍状构造，而沟道区域的相对两面分别被栅电极覆盖住。相关的现有技术可参考Schloesser，T.Manger，D.Weis，R.Slesazeck，S.Lau，F.Tegen，S.Sesterhenn，M.Muemmler，M.Nuetzel，J.Temmler，D.Kowalski，B.Scheler，U.Stavrev，M.Koehler，D.在2004年发表于Electron Devices Meeting，标题为“Highly Scalable Sub-50nm Vertical Double Gate Trench DRAM Cell”的学术文章。

然而，已知具有双栅极鳍状场效应晶体管的动态随机存取存储器元件仍有诸多缺点需要进一步改善与克服，例如，工艺的复杂度、浮置基体效应，以及不足的漏极/源极接触面积所导致的高接触或结电阻。其中，不足的漏极/源极接触面积所导致的高接触或结电阻将直接影响到元件的操作效能。由此可知，目前该技术领域仍然需要一种改良的动态随机存取存储器元件及存储器阵列，其具有双栅极鳍状场效应晶体管，并且能够避免上述已知问题。此外，目前该技术领域同时需要一种改良的制作方法以制作出这样的动态随机存取存储器元件及存储器阵列，且制作方法需简化，特别是能配合现行的光刻工艺能力，以解决目前工艺上所遭遇的困难。

发明内容

本发明的主要目的在于提供一种改良的动态随机存取存储单元结构及存储器阵列，以及其制造方法，以克服上述现有技术的不足与缺点。

根据本发明的一优选实施例，本发明提供一种制作存储单元阵列的方法，包含有：提供半导体基底，其上具有至少一垫层；于该半导体基底中形成多个平行的第一及第二直线型沟槽；于该第一及第二直线型沟槽内填入第一沟槽填充介电材料；于该半导体基底中形成多个第三直线型沟槽，其中该第三直线型沟槽与该第一及第二直线型沟槽交错，如此形成多个上部硅岛；于该上部硅岛的侧壁上形成间隙壁；经由该第三直线型沟槽以自动对准方式蚀刻该半导体基底，形成多个深沟槽；蚀刻各该多个深沟槽的下部，如此在各该上部硅岛下方形成鳍状沟道结构以及在间隙壁正下方形成侧壁凹陷结构；于各该多个深沟槽的下部的表面形成栅极介电层；于该侧壁凹陷结构内形成侧壁埋入字线；于该深沟槽内填入第二沟槽填充介电材料；去除该垫层，如此形成多个凹陷掺杂窗口；将掺杂剂经由该多个凹陷掺杂窗口注入该多个上部硅岛，如此形成漏极/源极区域；以及形成位线与储存电容，使该位线与储存电容与相对的该漏极/源极区域电连结。