[发明专利]存储单元结构、存储器阵列及其制造方法

权利要求书

1.一种制作存储单元阵列的方法，其特征在于包含有：

提供半导体基底，其上具有至少一垫层；

于该半导体基底中形成多个平行的第一及第二直线型沟槽；

于该第一及第二直线型沟槽内填入第一沟槽填充介电材料；

于该半导体基底中形成多个第三直线型沟槽，其中该第三直线型沟槽与该第一及第二直线型沟槽交错，如此形成多个上部硅岛；

于该上部硅岛的侧壁上形成间隙壁；

经由该第三直线型沟槽以自动对准方式蚀刻该半导体基底，形成多个深沟槽；

蚀刻各该多个深沟槽的下部，如此在各该上部硅岛下方形成鳍状沟道结构以及在间隙壁正下方形成侧壁凹陷结构；

于各该多个深沟槽的下部的表面形成栅极介电层；

于该侧壁凹陷结构内形成侧壁埋入字线；

于该深沟槽内填入第二沟槽填充介电材料；

去除该垫层，如此形成多个凹陷掺杂窗口；

将掺杂剂经由该多个凹陷掺杂窗口注入该多个上部硅岛，如此形成漏极/源极区域；以及

形成位线与储存电容，使该位线与储存电容分别与相对应的该漏极/源极区域电连结。

2.如权利要求1所述的制作存储单元阵列的方法，其特征在于各该第一直线型沟槽的深度较各该第二直线型沟槽的深度浅，且该第一及第二直线型沟槽交替排列。

3.如权利要求2所述的制作存储单元阵列的方法，其特征在于各该第一直线型沟槽在该半导体基底主表面下的深度为80nm。

4.如权利要求1所述的制作存储单元阵列的方法，其特征在于各该第一直线型沟槽的底部定义有弧形沟道区域，且其有效沟道长度由该第一直线型沟槽的深度决定。

5.如权利要求1所述的制作存储单元阵列的方法，其特征在于该第二直线型沟槽为存储单元绝缘沟槽。

6.如权利要求5所述的制作存储单元阵列的方法，其特征在于各该第二直线型沟槽在该半导体基底主表面下的深度为200nm。

7.如权利要求1所述的制作存储单元阵列的方法，其特征在于该间隙壁包含氮化硅。

8.如权利要求1所述的制作存储单元阵列的方法，其特征在于在将掺杂剂经由该多个凹陷掺杂窗口注入该多个上部硅岛之后，另包含：

在漏极/源极区域成长外延层。

9.如权利要求8所述的制作存储单元阵列的方法，其特征在于该外延层以选择外延硅成长法形成。

10.如权利要求8所述的制作存储单元阵列的方法，其特征在于该外延层为外延硅层。

11.如权利要求1所述的制作存储单元阵列的方法，其特征在于该栅极介电层利用低压自由基氧化法形成。

12.如权利要求1所述的制作存储单元阵列的方法，其特征在于该栅极介电层利用高温硅氧沉积法形成。

13.如权利要求1所述的制作存储单元阵列的方法，其特征在于该侧壁埋入字线包含Ti、TiN、Ta、TaN、W、Cu或其合金。

14.如权利要求1所述的制作存储单元阵列的方法，其特征在于该第三直线型沟槽较该第一直线型沟槽浅。

15.如权利要求1所述的制作存储单元阵列的方法，其特征在于去除该垫层时，部分的该间隙壁的上部也同时被去除。

16.一种晶体管结构，其特征在于包含有：

半导体基底，具有上表面以及由该上表面向下延伸的侧壁，其中该侧壁包含垂直上侧壁表面以及横向蚀刻该半导体基底所形成的底部侧壁凹陷结构；

第一沟槽填充介电区域，嵌入该半导体基底的该上表面；

两漏极/源极区域，形成在该半导体基底的该上表面，分别位于该第一沟槽填充介电区域两侧；

鳍状沟道结构，位于该第一沟槽填充介电区域底部，介于该两漏极/源极区域之间；

埋入栅极，嵌入该底部侧壁凹陷结构，用来控制该鳍状沟道结构；以及

栅极介电层，形成在该底部侧壁凹陷结构的表面，介于该埋入栅极与该半导体基底之间。

17.如权利要求16所述的晶体管结构，其特征在于在该垂直上侧壁表面上设有间隙壁。

18.如权利要求17所述的晶体管结构，其特征在于该埋入栅极位于该间隙壁正下方。