[发明专利]乘法数模转换器

说明书

技术领域

本发明是关于一种乘法数模转换器(multiplying digital-to-analog converter， 以下简称为MDAC)，特别是关于一种高速低供电电压的MDAC。

背景技术

在模数转换器(analog-to-digital converter，以下简称为ADC)的领域中，高速 且高分辨率的模数转换运算通常使用流水线型ADC(pipeline ADC)。流水线型 ADC中最重要的部分之一是MDAC。传统地，流水线型ADC中有多个MDAC， 且每一个MDAC负责产生用于下一级MDAC的残余(residue)。此外，MDAC一 般由运算放大器(operational amplifier，以下简称为OP-amp)，电容区，以及开关 区组成，其中，电容区用于抽样(sample)输入信号，以协助开关区，且OP-amp 将输入信号与流水线型ADC的子ADC(sub ADC)的输出比特之间的残余输出至 下一个MDAC。

图1是依据现有技术的开关10的示意图。根据现有技术，OP-amp的输入 信号与输出信号的多个共模电压(common mode voltage)被设为VDD/2，其中， VDD是OP-amp的供电电压。另外，如图1所示，开关区内的每一个开关由N 型金属氧化物半导体(Negative Metal Oxide Semiconductor，以下简称为NMOS) 晶体管MN与P型金属氧化物半导体(Positive Metal Oxide Semiconductor，以下 简称为PMOS)晶体管MP的组合而组成。当MDAC在低供电电压(例如 VDD＝1.2V)下运算，且开关10处于接通模式时，开关10将形成死区(dead-zone)。

请参考图2。图2是处于接通模式的开关10的NMOS晶体管MN与PMOS 晶体管PN的输入电压VIN与跨导(transconductance)之间的关系示意图。在图2 中，曲线11表示NMOS晶体管MN的跨导，曲线12则表示PMOS晶体管PN 的跨导，且VDD＝1.2V。从图2中可以看出，当输入电压VIN位于电压(VDD-VTN) 与电压|VTP|之间时，出现死区，其中，VTN是NMOS晶体管的门限电压，且|VTP| 是PMOS晶体管的绝对门限电压(absolute threshold voltage)。换句话说，若供电 电压VDD较低，则开关10存在死区。在这种情形下，电容区可能无法正确的 抽样输入信号。

由于OP-amp的输入信号的共模电压设为VDD/2，因此，OP-amp的输入级 也被偏压为VDD/2。然而，当VDD是低供电电压但是系统仍需高速运算时，设 计一个偏压为VDD/2的输入级十分困难。因此，设计一个运算在较低供电电压 却具有较高运算速率的流水线型ADC是ADC领域当前的挑战。

发明内容

为解决以上技术问题，本发明提供了一种高速，且只需低供电电压的 MDAC。

本发明提供了一种MDAC，包含：OP-amp，OP-amp输入开关区，电容区， 抽样开关区，参考电压开关区，以及反馈开关区。OP-amp在第一供电电压以及 第二供电电压下运算，其中，第一供电电压高于第二供电电压；OP-amp输入开 关区耦接于共模电压，选择性地将共模电压耦接至OP-amp的多个输入节点，其 中，包含在OP-amp输入开关区内的所有开关仅利用PMOS晶体管来实现，且 第一供电电压与共模电压之间的第一电压差小于共模电压与第二供电电压之间 的第二电压差；电容区耦接于OP-amp输入开关区，对相应于输入信号的电荷进 行抽样或对相应于参考信号的电荷进行抽样；抽样开关区耦接于输入信号，选 择性地将输入信号耦接至电容区；参考电压开关区耦接于电容区，选择性地将 参考信号耦接至电容区；以及反馈开关区，耦接于电容区与OP-amp的输出节点 之间，选择性地将OP-amp的输出节点耦接至电容区。

本发明提供的MDAC能够在低供电电压的情形下，进行高速运算，进而避 免了由于供电电压低而导致的运算不正确的问题。

附图说明

图1是依据现有技术的开关的示意图。

图2是依据图1所示的处于接通模式的开关的输入电压与跨导之间的关系 的示意图。

图3是依据本发明实施方式的MDAC的示意图。