[发明专利]使用主分量分析的紧凑ABBE内核生成

说明书

技术领域

本发明一般地涉及电子设计自动化。具体而言，本发明涉及用 于使用主分量分析基于紧凑Abbe内核生成来确定光刻工艺模型的 方法和设备。

背景技术

计算技术的迅速发展可以主要地归功于已经使得有可能将数 以千万计的器件集成到单个芯片上的半导体制造技术的改进。

可以通过将光暴露于涂敷有光刻胶的晶片上而刻画图案的光 刻是工业集成电路(IC)制造中的重要工艺。光刻工艺模型普遍地 用来对光刻工艺进行建模。工艺模型可以在设计半导体芯片期间使 用于多个应用中。例如，光刻工艺模型普遍地用于对布局进行修正 以补偿半导体制造工艺的不希望的效应。

希望减少生成光刻模型所需要的时间，以改进光刻工艺模型的 性能并且改进光刻模型的准确性。一般而言，在准确性与性能之间 的存在权衡。具体而言，增加工艺模型的准确性通常增加生成工艺 模型所需要的时间并且也增加使用工艺模型的时间(例如增加卷积 时间)。

发明内容

一些实施例提供用于确定光刻工艺模型的系统和技术，该光刻 工艺模型基于对光刻工艺的光学系统进行建模的Abbe内核集合。

在操作期间，系统可以接收用于光刻工艺的光学系统的光学参 数(例如数值孔径、波长等)。接着，系统可以使用光学参数以确 定用于Abbe源的点扩展函数。注意可以通过使用同心圆集合将光学 系统的光源离散化或者以正交方式将光学系统的光源离散化来确定 用于Abbe源的点扩展函数。系统然后可以根据点扩展函数来确定相 关矩阵。接着，系统可以通过使用主分量分析执行相关矩阵的特征 分解来确定Abbe内核集合。系统然后可以使用Abbe内核集合来计 算图像强度。

本发明的实施例支持对用于光刻工艺的光学系统的很准确和 高效的建模。具体而言，使用主分量分析允许系统明显减少对光学 系统进行准确建模所需的Abbe内核数量。一旦确定光刻工艺模型， 则它可以用来预测在它们印刷时的图案形状，并且它可以用来对掩 模布局执行OPC。

附图说明

图1图示了根据本发明一个实施例的在设计和制造集成电路 时的各种阶段。

图2呈现了根据本发明一个实施例的在的典型奇异值分解中 获得的特征值分布的图示。

图3图示了根据本发明一个实施例的可以如何使用查找表来 计算矩形区域与光刻工艺模型的卷积。

图4A呈现了对根据本发明一个实施例的用于确定Abbe内核 集合的过程进行图示的流程图。

图4B呈现了对根据本发明一个实施例的用于使用Abbe内核 集合来执行基于模型的仿真的过程进行图示的流程图。

图5图示了根据本发明一个实施例的计算机系统。

图6图示了根据本发明一个实施例的设备。

具体实施方式

呈现以下描述以使本领域技术人员能够实现和利用本发明，并 且在特定应用及其要求的背景下提供该描述。本领域技术人员将容 易清楚对公开的实施例的各种修改，并且这里限定的一般原理可以 适用于其它实施例和应用而不脱离本发明的精神和范围。因此，本 发明不限于所示实施例而是将被赋予以与这里公开的原理和特征一 致的最广范围。

集成电路(IC)设计流程

图1图示了根据本发明一个实施例的在设计和制造集成电路 时的各种阶段。

该过程通常从可以使用集成电路实现的产品构思(块100)开 始，其中使用EDA工艺(块110)设计该集成电路。在流片(事件 140)集成电路之后，其经历制造过程(块150)以及封装和组装过 程(块160)以产生芯片170。

EDA流程(块110)包括下文仅出于示例目的而描述的而且并 非用来限制本发明的块112-130。具体而言，可以在与下文描述的序 列不同的序列中执行EDA流程中的不同子过程。

在系统设计(块112)期间，电路设计者可以描述他们希望实 施的功能。他们也可以进行假设(what-if)规划以精化功能、检验 成本等。硬件-软件架构划分也可以出现在这一阶段。可以在这一阶 段使用的来自Synopsys公司的示例性EDA软件产品包括Model Architect、System Studio和Design